一种ldo电路的制作方法

文档序号:8498471阅读:554来源:国知局
一种ldo电路的制作方法
【技术领域】
[0001]本发明涉及电子技术领域,特别是涉及一种LDO电路。
【背景技术】
[0002]目前,所有的片上系统(SystemOn Chip,S0C)芯片为了降低功耗,芯片内部数字电路的工作电压越来越低,与片外电源的差距越来越大,这就需要低压差线性稳压器(LowDropout Regulator,LD0)电路来提供电源。传统的LDO电路都需要片外滤波电容,这就需要占用一个芯片的引脚,而SOC芯片引脚是非常宝贵的资源,因此无片外电容的LDO电路越来越引起重视,并已经得到广泛的应用。
[0003]无片外电容的LDO电路的设计难点在于瞬态特性,目前LDO电路的瞬态响应速度慢,不能满足SOC芯片内部数字电路对电源的要求。

【发明内容】

[0004]本发明提供一种LDO电路,以解决目前的LDO电路的瞬态响应速度慢的问题。
[0005]为了解决上述问题,本发明提供了一种LDO电路,包括:LD0核心电路;
[0006]LDO核心电路包括:第一电流NMOS管、第二电流NMOS管、第四电流NMOS管、第零电压平移PMOS管、第二电流PMOS管、第三电流PMOS管、NMOS功率管、第零电阻、第零电容和第一电容;
[0007]其中,第零电压平移PMOS管的漏端与第一电流NMOS管的漏端相连,第零电压平移PMOS管的源端与NMOS功率管的源端和第一电容相连,第一电流NMOS管的源端与第二电流NMOS管的源端均与地相连,第二电流NMOS管的漏端与NMOS功率管的栅端相连,第三电流PMOS管的源端与电源电压相连,第三电流PMOS管的漏端与第四电流NMOS管的漏端相连,第二电流PMOS管的源端与NMOS功率管的漏端均与电源电压相连,第二电流PMOS管的漏端与NMOS功率管的栅端和第零电容相连,第二电流PMOS管的栅端与第一电容相连,第零电容和第零电阻串联。
[0008]优选地,LDO电路还包括:电压缓冲及平移电路;
[0009]电压缓冲及平移电路包括:运算放大器、尾电流NMOS管、第一电压平移PMOS管、第四电流PMOS管、第一电阻和第二电容;
[0010]其中,运算放大器的正输入端与第一电压平移PMOS管的源端相连,第一电压平移PMOS管的漏端与尾电流NMOS管的漏端相连,运算放大器的输出端与第一电阻相连,第一电阻和第二电容串联,第四电流PMOS管的栅端与第一电阻相连,第四电流PMOS管的漏端与第二电容相连,第四电流PMOS管的源端与电源电压相连。
[0011]优选地,LDO电路还包括:偏置电压电路;
[0012]偏置电压电路包括:偏置电压产生电路、电源电压、接地端、输入参考电压和输入偏置电压;其中,偏置电压产生电路包括:电流产生NMOS管、第五电流PMOS管、第六电流PMOS管、偏置电压产生NMOS管、偏置电压产生PMOS管;
[0013]其中,输入偏置电压与电流产生NMOS管的栅端相连,电流产生NMOS管的漏端与第五电流PMOS管的漏端相连,电流产生NMOS管的源端与接地端相连,第五电流PMOS管的源端与电源电压相连,第五电流PMOS管的栅端与第六电流PMOS管的栅端相连,第六电流PMOS管的源端与电源电压相连,第六电流PMOS管的漏端与偏置电压产生PMOS管的源端相连,偏置电压产生PMOS管的漏端与偏置电压产生NMOS管的漏端相连,偏置电压产生PMOS管的栅端与偏置电压产生NMOS管的栅端相连,偏置电压产生NMOS管的源端与接地端相连。
[0014]优选地,流经第零电压平移PMOS管的电流与流经第一电压平移PMOS管的电流相等。
[0015]优选地,运算放大器的负输入端与来自带隙基准或者电压缓冲器的参考电压相连。
[0016]优选地,来自带隙基准或者电压缓冲器的参考电压与LDO电路的输出电压相等。
[0017]优选地,第二电流PMOS管和第二电流NMOS管组成第一级共源放大器。
[0018]优选地,第一电流NMOS管、第四电流NMOS管和第三电流PMOS管组成共栅放大器。
[0019]优选地,第四电流PMOS管和第三电流PMOS管组成第二级共源放大器。
[0020]与现有技术相比,本发明包括以下优点:
[0021]为了提高无片外电容的LDO电路的瞬态特性,本发明技术方案采用NMOS功率管,和PMOS功率管相比,NMOS功率管的导电能力更强,响应速度更快,增强了 LDO电路的瞬态特性,稳定性补偿更简单。在负载电流快速变化时,可以更快地稳定输出电压,环路增益更高,减小了 LDO电路的输出电压的波动。
【附图说明】
[0022]图1是本发明实施例三中的一种LDO电路的连接示意图;
[0023]图2是本发明实施例三中的一种偏置电压产生电路的连接示意图。
【具体实施方式】
[0024]为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和【具体实施方式】对本发明作进一步详细的说明。
[0025]本发明技术方案中的LDO电路不需要片外电容,静态电流小,具有很快的瞬态响应速度,能充分满足SOC芯片内部数字电路对电源的要求。为了较快的瞬态特性以及较小的功率管尺寸,本发明技术方案采用了 NMOS管作为功率管,因此,本发明技术方案中的LDO电路有较大的电压差,适合应用于电源电压与输出电压有一定压差的情况,如5V到3.3V、5V到1.8V、3.3V到1.2V、3.3V到1.8V等的电压转换。
[0026]下面通过列举几个具体的实施例详细介绍本发明提供的一种LDO电路。
[0027]实施例一
[0028]本发明实施例一提供了一种LDO电路。
[0029]所述LDO电路可以包括LDO核心电路。所述LDO核心电路可以包括:第一电流NMOS管、第二电流NMOS管、第四电流NMOS管、第零电压平移PMOS管、第二电流PMOS管、第三电流PMOS管、NMOS功率管、第零电阻、第零电容和第一电容。
[0030]其中,第零电压平移PMOS管的漏端与第一电流NMOS管的漏端相连,第零电压平移PMOS管的源端与NMOS功率管的源端和第一电容相连,第一电流NMOS管的源端与第二电流NMOS管的源端均与地相连,第二电流NMOS管的漏端与NMOS功率管的栅端相连,第三电流PMOS管的源端与电源电压相连,第三电流PMOS管的漏端与第四电流NMOS管的漏端相连,第二电流PMOS管的源端与NMOS功率管的漏端均与电源电压相连,第二电流PMOS管的漏端与NMOS功率管的栅端和第零电容相连,第二电流PMOS管的栅端与第一电容相连,第零电容和第零电阻串联。
[0031]为了提高无片外电容的LDO电路的瞬态特性,本发明实施例中的技术方案采用NMOS功率管,和PMOS功率管相比,NMOS功率管的导电能力更强,响应速度更快,增强了 LDO电路的瞬态特性,稳定性补偿更简单。在负载电流快速变化时,可以更快地稳定输出电压,环路增益更高,减小了 LDO电路的输出电压的波动。
[0032]实施例二
[0033]详细介绍本发明实施例提供的一种LDO电路。
[0034]所述LDO电路可以包括3个主要结构,分别为:LD0核心电路、电压缓冲及平移电路、偏压电压电路。
[0035]其中,所述LDO核心电路可以包括:第一电流NMOS管、第二电流NMOS管、第四电流NMOS管、第零电压平移PMOS管、第二电流PMOS管、第三电流PMOS管、NMOS功率管、第零电阻、第零电容和第一电容。
[0036]所述电压缓冲及平移电路可以包括:运算放大器、尾电流NMOS管、第一电压平移PMOS管、第四电流PMOS管、第一电阻和第二电容。
[0037]所述偏压电压电路可以包括:偏置电压产生电路、电源电压、接地端、输入参考电压和输入偏置电压;其中,偏置电压产生电路可以包括:电流产生NMOS管、第五电流PMOS管、第六电流PMOS管、偏置电压产生NMOS管、偏置电压产生PMOS管。
[0038]优选地,第零电压平移PMOS管的漏端与第一电流NMOS管的漏端相连,第零电压平移PMOS管的源端与NMOS功率管的源端和第一电容相连,第一电流NMOS管的源端与第二电流NMOS管的源端均与地相连,第二电流NMOS管的漏端与NMOS功率管的栅端相连,第三电流PMOS管的源端与电源电压相连,第三电流PMOS管的漏端与第四电流NMOS管的漏端相连,第二电流PMOS管的源端与NMOS功率管的漏端均与电源电压相连,第二电流PMOS管的漏端与NMOS功率管的栅端和第零电容相连,第二电流PMOS管的栅端与第一电容相连,第零电容和第零电阻串联。
[0039]优选地,流经第零电压平移PMOS管的电流与流经第一电压平移PMOS管的电流相等。
[0040]优选地,运算放大器的正输入端与第一电压平移PMOS管的源端相连,第一电压平移PMOS管的漏端与尾电流NMOS管的漏端相连,运算放大器的输出端与第一电阻相连,运算放大器的负输入端与来自带隙基准或者电压缓冲器的参考电压相连,第一电阻和第二电容串联,第四电流PMOS管的栅端与第一电阻相连,第四电流PMOS管的漏端与第二电容相连,第四电流PMOS管的源端与电源电压相连。
[0041]优选地,来自带隙基准或者电压缓冲器的参考电压与LDO电路的输出电压相等。
[0042]优选地,输入偏置电压与电流产生NMOS管的栅端相连,电流产生NMOS管的漏端与第五电流PMOS管的漏端相连,电流产生NMOS管的源端与接地端相连,第五电流PMOS管的源端与电源电压相连,第五电流PMOS管的栅端与第六电流PMOS管的栅端相连,第六电流PMOS管的源端与电源电压相连,第六电流PMOS管的漏端与偏置电压产生PMOS管的源端相连,偏置电压产生PMOS管的漏端与偏置电压产生NMOS管的漏端相连,偏置电压产生PMOS管的栅端与偏置电压产生NMOS管的栅端相连,偏置电压产生NMOS管的源端与接地端相连。
[0043]优选地,第二电流PMOS管和第二电流NMOS管组成第一级共源放大器,第一电流NMOS管、第四电流NMOS管和第三电流PMOS管组成共栅放大器,第四电流PMOS管和第三电流PMOS管组成第二级共源放大器。
[0044]为了提高无片外电容的LDO电路的瞬态特性,本发明实施例中的技术方案采用NMOS功率管,和PMOS功率管相比,NMOS功率管的导电能力更强,响应速度更快,增强了 LDO电路的瞬态特性,稳定性补偿更简单。在负载电流快速变化时,可以更快地稳定输出电压,环路增益更高,减小了 LDO电路的输出电压的波动。
[0045]实施例三
[0046]详细介绍本发明实施例三提供的一种LDO电路。
[0047]图1、2中的VDD是电源电压、VSS是地、VBN是输入偏置电压、VREF是输入参考电压。
[0048]参照图1,示出了本发明实施例三中的一种LDO电路的连接示意图。
[0049]所述LDO电路可以包括3个主要部分,分别为:电压缓冲及平移部分、LDO核
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1