一种宽输入电压范围和高精度输出的自偏置带隙基准电路的制作方法
【技术领域】
[0001] 本发明涉及模拟集成电路设计领域，具体是指一种具有宽输入电压范围和高精度 输出的自偏置带隙基准电路。
【背景技术】
[0002] 基准电路是模拟集成电路中的关键电路，它为芯片内部提供一个稳定的参考电 压。该参考电压对工艺制程、电源电压和温度等变化不敏感，能够保持稳定。芯片电路中可 利用该参考电压进行偏置，是低压差稳压电源和模数转换器的重要组成部分。
[0003] 带隙基准电路利用硅的带隙电压来提供这样的参考电压。为实现低温度系数的参 考电压，将两种具有相反温度系数的量以适当的权重相加而获得抵消温度系数的电压值。 众所周知，双极晶体管的基极-发射极电压（Vbe)具有负的温度系数。
[0004] 双极晶体管集电极电流Ie与基极-发射极电压V BE满足以下关系
[0006] 其中Is为饱和电流，与双极晶体管发射极面积呈正比，VT为热电压，具有正的温度 系数。假设两个双极晶体管偏置在相同电流下，它们之间的发射面积比为n，则Ia= I C2，
[0008] 因此偏置在相等的电流密度下的两个具有不同发射极面积的双极晶体管基 极-发射极电压差值具有正的温度系数，可利用双极晶体管的这些特性来实现带隙基准电 路。
[0009] 传统的自偏置带隙基准电路如图1所示，该传统自偏置结构（PM1、PM2、匪1和匪2) 本身是反馈环路，Ipmi复制了 IPM2, Inm2复制了 I NM1，其中Ipmi= I NM1，Ipm2= INM2。可以看出，此 环路是正反馈环路，其环路增益等于环路电流增益。由反馈环路稳定性理论可知，正反馈环 路达到稳定状态的要求是其环路增益小于1，否则正反馈环路必定会引起自激振荡。该环 路结构的环路增益A可通过断开匪1和匪2的栅极连接并在匪2栅极加入电压vi，计算环 路返回电压vr得到
Rqi、Rq2为晶体管Ql和Q2发射极对地 的等效电阻，
因此AS V(l+ln(n))，即A〈1恒成 立，所以该正反馈环路是稳定的。在该稳定的正反馈环路中，根据集成电路制造工艺中匹配 晶体管的特性，节点Vx和Vy在一定程度上可以保持电压相等，从而如果给Ql和Q2两个双 极晶体管提供的偏置电流相同，而Ql和Q2发射极面积之比为I :n，则流过Rl的电流为Ipm2 =Vt ln(n)/Rl，Ipm3= IPM2，则 Vbg = VBE3+R2*IPM3VBE3+R2*VT ln(n)/Rl (1)。
[0010] Vx和Vy是否能确保相等，取决于上文所述的匹配特性和增益小于I的正反馈环路 的纠错能力。实际上，一般的电路只有在负反馈环路增益远远大于1，形成强大的纠错机制， 才能保证两个节点的电压相等。在图1结构中，Vx和Vy并不能保证完全相等。首先，如上 文所述相关晶体管匹配特性使得Vx和Vy在一定程度下能够保证相等，但是十分有限，考虑 沟道调制效应的影响，PMl和PM2的Vds差异会导致PMl不能完全镜像PM2的电流，从而导 致Vx和Vy电压之间不会相等，特别是Vdd在很大电压范围变化下，Vx和Vy差别更大；其 次，该环路其正反馈性质使得其不能像负反馈那样具有纠错机制，Vx和Vy的电压不能保证 在所有变化条件下保持一致，也即无法保证相等，与此同时，正反馈性质导致电路具有相对 较弱的电源抑制比的特性，从而影响到该传统带隙基准电路输出电压的精度和温漂特性。 因此该电路结构本身既没有有效的避免沟道调制效应的不利影响，又没有有效的反馈机制 来纠正这样的电压差异，存在较大的缺点，限制了其应用。如在射频识别（RFID)的应用中， RFID标签离读卡器不同程度远近距离的时候，电源电压高低变化很大，造成Vx和Vy的一致 性进一步恶化，不适合RFID应用。
[0011] 为使得Vx和Vy能够在Vdd的电压变化范围内始终保持相等，有文献提出如图2 所示的电路结构，运放的输出控制PMl和PM2的栅极，如果PMl和PM2尺寸相同，可以保证 流过PMl和PM2的电流不随Vdd的变化而变化，几乎相等。其输出Vbg和公式（1) 一样。该 技术利用了运算放大器的高增益负反馈，形成强大的纠错机制，使得Vx和Vy几乎相等，能 够较好的解决上文所提到的缺点，但是也会引入其它的缺点。
[0012] 首先，电路中采用运放的反馈来实现Vx = Vy，需要高增益运放来达到较高的精 度，一般采用两级运放，两级运放则需要频率补偿，增加了设计难度。而且由于运放的使用 额外增加了电路功耗和电路面积，进一步增加了电路成本。其次，在高压Vdd下，很容易引 起栅氧击穿的问题。运放采用Vdd作为电源输入，输出直接控制PMl和PM2的栅极。在某 些工艺中，高压CMOS器件可以制作在标准的CMOS工艺，制造中并不需要调整工艺步骤。在 这样的工艺中，CMOS器件的漏源电压可以做的很高，但是栅源电压需要特别限制，因为薄的 栅氧在高压下容易击穿。因此在这些工艺中运放的耐高压设计以及运放输出电压需要特别 控制，以防对PMl、PM2和PM3栅极的击穿。而耐高压CMOS工艺成本过高，导致该工艺下的 产品商业价值受限制。为争取商业利润的最大化就对工艺的复杂度提出了更高的要求，提 高了电路设计的难度。
【发明内容】
[0013] 本申请针对带隙基准电路中对宽输入电压范围和兼容标准CMOS工艺的要求，提 出了一种宽输入电压范围和高精度输出的自偏置带隙基准电路，以消除运放的使用和传统 自偏置带隙基准电路失调大的缺点，本发明在电路性能上与使用运放并没有明显的弱势。
[0014] 为实现上述目的，本发明所采取的技术方案为：一种宽输入电压范围和高精度输 出的自偏置带隙基准电路，包括连接至电源的第一 P型MOS管、第二P型MOS管和第三P型 MOS管，以及分别连接至所述第一 P型MOS管漏极端和第二P型MOS管漏极端的第一 N型 MOS管和第二N型MOS管，所述第一 N型MOS管通过第一三极管接地，所述第二N型MOS管 通过第一电阻连接至第二三极管并接地，所述第三P型MOS管栅极连接至所述第一 P型MOS 管和第二P型MOS管栅极，漏极端通过第二电阻连接至第三三极管并接地，所述电路还包括 连接至电源的自偏置单元，所述自偏置单元包括镜像单元和跟随单元两部分，
[0015] 所述镜像单元的第一电源输入端与第二电源输入端分别连接至电源，第一输出端 与第二输出端分别连接至跟随单元，用于生成两路大小相同的电流值信号并输出至所述跟 随单元，输出控制端连接至第一 P型MOS管、第二P型MOS管和第三P型MOS管的栅极端， 用于控制所述第一 P型MOS管、第二P型MOS管和第三P型MOS管栅极端的偏置电压；
[0016] 所述跟随单元的第一输入端与第二输入端分别连接至所述镜像单元的第一输出 端与第二输出端，所述跟随单元的第三输入端连接至所述第一 P型MOS管的漏极和第一 N 型MOS管的漏极，所述跟随单元的第四输入端连接至所述第二P型MOS管的漏极和第二N 型MOS管的漏极，所述跟随单元的接地端接地。
[0017] 根据以上结构的本发明，其进一步的技术特征在于，所述镜像单元包括第四P型 MOS管和第五P型MOS管，
[0018] 所述第四P型MOS管源极连接至电源作为所述镜像单元的第一电源输入端，其栅 极连接至其漏极并连接至跟随单元，作为所述镜像单元的第一输出端；
[0019] 所述第五P型MOS管源极连接至电源作为所述镜像单元的第二电源输入端，其漏 极连接至跟随单元，作为所述镜像单元的第二输出端；
[0020] 所述第四P型MOS管栅极连接至所述第五P型MOS管栅极，并同时连接至所述第 一 P型MOS管、第二P型MOS管和第三P型MOS管的栅极端，作为所述镜像单元的控制端。
[0021] 更进一步的技术特征还在于，所述跟随单元包括第三N型MOS管、第四N型MOS管、 第五N型MOS管和第六N型MOS管，
[0022] 所述第三N型MOS管漏极连接至所述镜像单元的第一输出端，作为所述跟随单元 的第一输入端，其栅极连接至第一 P型MOS管的漏极和第一 N型MOS管的漏极，作为所述跟 随单元的第三输入端，其源极连接至所述第六N型MOS管的漏极，所述第六N型MOS管栅极 连接至所述第四N型MOS管漏极，第六N型MOS管源极接地；
[0023] 所述第四N型MOS管漏极连接至所述镜像单元的第二输出端，作为所述跟随单元 的第二输入端，其栅极连接至第二P型MOS管的漏极和第二N型MOS管的漏极，作为所述跟 随单元的第四输入端，其源极连接至所述第三N型MOS管的源极，并连接至所述第五N型 MOS管的漏极，所述第五N型MOS管栅极连接至第四N型MOS管漏极，第五N型MOS管源极 接地作为所述