Ldo电路的制作方法
【技术领域】
[0001]本发明涉及一种半导体集成电路制造，特别是涉及一种低压差线性稳压器(LDO)电路。
【背景技术】
[0002]如图1所示，是现有LDO电路图；现有LDO电路包括一个差分放大器、PMOS管PM2和有电阻RO和Rl组成的电阻串，差分放大器的一个输入端连接参考电压VREF，另一个输入端连接由电阻串对LDO输出电压V_LD0分压后形成的反馈电压VFD，PMOS管PM2的漏极输出LDO输出电压V_LD0，PMOS管PM2的源极连接电源电压VCC。图1中所示的差分放大器包括由NMOS管NMO和NMl组成的差分放大器主体电路，由PMOS管PMO和PMl组成的有源负载电路，以及由NMOS管WirrO和Wirrl组成的镜像电路，NMOS管WirrO的漏极输入电流源IB，NMOS管Wirrl提供尾电流；在PMOS管PM2的栅极和漏极之间还串联有补偿电阻Re和补偿电容Ce。节点NB为NMOS管WirrO和Wirrl的栅极连接点，节点PB为PMOS管PMO和PMl的栅极连接点，节点PG为PMOS管PM2的栅极连接点。
[0003]图1所示的电路结构的缺点是在上电启动时LDO输出电压V_LD0会产生过冲，而LDO输出电压V_LD0 —般连接到低压器件，过冲的LDO输出电压V_LD0会对后续的低压器件产生如击穿等不利影响。
【发明内容】
[0004]本发明所要解决的技术问题是提供一种LDO电路，能消除LDO输出电压上电过冲，能抑制LDO输出电压过冲。
[0005]为解决上述技术问题，本发明提供的LDO电路包括过冲抑制电路和LDO主体电路。
[0006]所述LDO主体电路包括差分放大器、第一 PMOS管和串联电阻；所述差分放大器的第一输入端连接参考电压、第二输入端连接反馈电压、输出端连接到所述第一 PMOS管的栅极，所述第一 PMOS管的源极连接电源电压，所述串联电阻连接在所述第一 PMOS管的漏极和地之间，由所述第一 PMOS管的漏极输出LDO输出电压，所述串联电阻的对所述LDO输出电压分压后得到所述反馈电压。
[0007]所述差分放大器包括两个互为镜像的第一有源负载和第二有源负载，所述差分放大器还包括尾电流。
[0008]所述过冲抑制电路包括电流比较器、第二 PMOS管、第一电阻、第一电容和第三PMOS 管。
[0009]所述第二 PMOS管的源极接电源电压，所述第二 PMOS管的漏极连接所述第一电阻第一端，所述第一电容的第一端连接所述第一电阻的第二端，所述第一电容的第二端接地，所述第二 PMOS管的栅极连接所述电流比较器的输出端。
[0010]所述第三PMOS管的栅极连接所述第一电容的第一端，所述第三PMOS管的源极接电源电压，所述第三PMOS管的漏极连接到所述第一 PMOS管的栅极，令所述第一 PMOS管的栅极的连接点为第一节点。
[0011]所述电流比较器对所述尾电流的镜像电流和所述第一有源负载的镜像电流进行比较。
[0012]在上电过程中，利用所述尾电流建立早于所述第一有源负载的电流建立的特点使所述电流比较器输出一低电平并使所述第二 PMOS管导通，所述第二 PMOS管导通后对所述第一电容进行充电，所述第一电容的充电使所述第三PMOS管的栅极电压滞后于所述电源电压的上升从而使所述第三PMOS管导通，所述第三PMOS管导通使得所述第一节点的电压跟随所述电源电压变化从而所述第一节点电压的上升速率和所述电源电压的上升速率保持一致，从而消除在上电过程中所述第一节点电压较低而使所述LDO输出电压产生过冲。
[0013]上电结束后，所述第一电容充电到所述电源电压的大小而使所述第三PMOS管断开。
[0014]进一步的改进是，所述过冲抑制电路还包括第一 NMOS管，所述第一 NMOS管的栅极连接所述电流比较器的输出端，所述第一 NMOS管的漏极连接所述第一电容的第一端，所述第一 NMOS管的源极接地。
[0015]当所述LDO输出电压产生过冲时，所述反馈电压会增加并使所述第一有源负载的电流增加，所述第一有源负载的电流增加使所述电流比较器的所述第一有源负载的镜像电流大于所述尾电流的镜像电流从而使所述电流比较器输出一高电平使所述第一 NMOS管导通，所述第一 NMOS管导通后对所述第一电容进行放电从而使所述第三PMOS管导通，所述第三PMOS管导通使得所述第一节点的电压增加，所述第一节点的电压增加使得所述第一PMOS管的电流减小从而使得所述LDO输出电压减小。
[0016]进一步的改进是，在所述第一电容的第一端和所述第三PMOS管的栅极之间还串联有偶数个反相器。
[0017]进一步的改进是，所述LDO主体电路还包括串联于所述第一 PMOS管的栅极和漏极之间的补偿电阻和补偿电容。
[0018]进一步的改进是，所述差分放大器包括由第二 NMOS管和第三NMOS管组成的差分放大器主体电路，所述第二 NMOS管的源极和所述第三NMOS管的源极连接在一起并连接所述尾电流。
[0019]所述第二 NMOS管的栅极为第二输入端，所述第三NMOS管的栅极为第一输入端。
[0020]所述第一有源负载连接在所述第二 NMOS管的漏极和电源电压之间，所述第二有源负载连接在所述第三NMOS管的漏极和电源电压之间。
[0021]所述第三NMOS管的漏极为所述差分放大器的输出端。
[0022]进一步的改进是，所述尾电流由第四NMOS管和第五NMOS管组成的镜像电路提供，所述第四NMOS管的源极和所述第五NMOS管的源极都接地，所述第五NMOS管的漏极连接到所述第二 NMOS管的源极；所述第五NMOS管的栅极连接所述第四NMOS管的漏极和栅极，所述第四NMOS管的漏极输入电流源，通过所述第四NMOS管和所述第五NMOS管的镜像在所述第五NMOS管中形成所述尾电流。
[0023]进一步的改进是，所述第一有源负载由第四PMOS管组成，所述第二有源负载由第五PMOS管组成，所述第四PMOS管的源极和所述第五PMOS管的源极都接电源电压，所述第五PMOS管的栅极和所述第四PMOS管的栅极和漏极都连接所述第二 NMOS管的漏极；所述第五PMOS管的漏极连接所述第三NMOS管的漏极。
[0024]进一步的改进是，所述电流比较器的所述尾电流的镜像电流由第六NMOS管提供，所述第六NMOS管的源极接地，所述第六NMOS管的栅极连接所述第四NMOS管的栅极，所述第六NMOS管的漏极连接到所述电流比较器所包括的所述第一有源负载的镜像电流。
[0025]进一步的改进是，所述电流比较器的所述第一有源负载的镜像电流由第六PMOS管提供，所述第六PMOS管的源极接电源电压，所述第六PMOS管的栅极连接所述第四PMOS管的栅极，所述第六PMOS管的漏极连接到所述电流比较器所包括的所述尾电流的镜像电流。
[0026]本发明通过设置过冲抑制电路，过冲抑制电路的电流比较器能够对差分放大器的尾电流的镜像电流和第一有源负载的镜像电流进行比较，由于上电过程中第一有源负载的稳定需要在反馈形成的环路稳定之后才能稳定，而尾电流和环路无关，所以上电过程中尾电流能够比第一有源负载的更快的稳定；本发明通过利用尾电流建立早于第一有源负载的电流建立的特点使电流比较器输出一低电平，通过低电平控制第二 PMOS管导通，并通过第二 PMOS管导通后对第一电容进行充电，所以第一电容的电压会滞后于电源电压的上升速率；而第一电容的充电电压为第三PMOS管的栅极电压，故能使上电过程中使第三PMOS管的栅极电压滞后于电源电压的上升从而使第三PMOS管导通，第三PMOS管导通使得第一 PMOS管的栅极即第一节点的电压跟随电源电压变化从而第一节点电压的上升速率和电源电压的上升速率保持一致，从而消除在上电过程中第一节点电压较低而使LDO输出电压产生过冲。
[0027]另外，本发明在上电结束后，第一电容充电到电源电压会使第三PMOS管断开，使得第一节点的电压由环路本身确定。
[0028]另外，本发明通过再设置一个第一 NMOS管，能够在任何过程中产生LDO输出电压产生过冲时，通过反馈电压使第一有源负载的电流增加，通过电流比较器对第一有源负载和尾电流的镜像电流的比较会形成一个高电平，通过高电平使第一 NMOS管导通，通过导通后的第一 NM0s管对第一电容进行放电从而使第三PMOS管导通，这会使得第一节点的电压增加，最后使得第一