多协议隔离型数字信号激励源的制作方法
【技术领域】
:
[0001]本发明基于FPGA和RS485网络技术以及数字信号隔离技术，实现了对数字信号的隔离、噪声和干扰信号消除，由PC机设置发送数据、信号波特率并将所产生的数据快速稳定的加载到被测模块的功能，属于嵌入式测量技术领域，实现最多可同时产生18路不同总线类型的、隔离型的总线数字信号激励源装置。适用于航空航天等要求信号具有高可靠性领域的测试场合。
【背景技术】
:
[0002]数字激励源是一种为待测设备提供数字信号，并将反馈信号送到上位机进行分析、处理的设备。高性能的数字信号源具有造价昂贵、灵活性差的特性，使其适用范围收到限制。数字信号源设备在我国研制生产的种类繁多，但与实际需求相比相差很多。在电磁环境复杂的测试现场，多路信号间容易产生干扰，造成试验结果的偏差。本发明设计的多协议隔离型数字信号激励源可产生多种目前被广泛应用的总线信号，以满足试验现场对多种总线信号的需求，并且结合多种抗干扰方法使各总线、各路信号间相互电气隔离，为航空航天领域的试验提供了具有高可靠性的数字信号。
【发明内容】
:
[0003]针对目前在航天领域存在的数字信号源信号种类集成度低、通用性和抗干扰性差等缺点，对精确度、信号可靠性具有较高要求的特点，本发明提出了一种隔离型的多协议数字信号激励源实现方法，以解决弹载模块试验现场对可靠性高、误码率低的集成多种总线信号的数字信号源的需求问题。由于本发明将应用于航空航天等高精度领域的试验现场，为了可以同时产生多路高可靠性的总线信号，信号间的隔离至关重要。本发明中除了集成测试现场常见的RS232、RS422和RS485总线信号，还提供了新型高性能总线ARINC429和CAN，为更多的新型被测模块提供了方便可靠而又灵活的数字信号激励源。
[0004]本发明采用如下技术方案:
[0005]隔离型多协议数字信号激励源，其特征在于:其包括有控制芯片FPGAl11，系统供电电源101，DC/DC电源模块102，两路RS232总线收发电路103、六路RS422总线收发电路104、七路RS485总线收发电路105、两路CAN总线收发器电路106和CAN总线驱动器电路107、两路ARINC—429总线收发器电路108和ARINC — 429总线驱动器电路109，信号隔离电路110，电平转换电路112，电脑主机终端113;上位机通过RS232—RS485串口转换器与RS485总线收发电路105连接，RS485总线收发电路105的输出端连接至控制芯片FPGA111，FPGA111内部有数据处理电路和嵌入式的软内核处理器;控制芯片FPGAl 11的输出端信号经电平转换电路112与两路RS232总线收发电路103、两路ARINC—429总线收发器电路108相连，与六路RS422总线收发电路104、六路RS485总线收发电路105、两路CAN总线收发器电路106直接相连;系统供电电源101直接给控制芯片FPGA111、两路RS232总线收发电路103、两路CAN总线收发器电路106、两路CAN总线驱动器电路107、两路ARINC—429总线收发器电路108及信号隔离电路110供电，通过DC/DC电源模块102后分别给六路RS422总线收发电路104、七路RS485总线收发电路105、两路CAN总线驱动器电路107、两路ARINC — 429总线驱动器电路109、信号隔离电路110的输入级和电平转换电路112供电。
[0006]所选用的FPGAl11 型号为EP2C20F484C8。
[0007]RS232总线收发电路103选用集成了磁隔离技术和DC — DC转换器的ADM3251芯片，数据速率达460kbps，S0IC20封装。
[0008]RS422总线收发电路104、RS485总线收发电路105均选用集成了磁隔离技术和DC —DC转换器的ADM2587E芯片，具有半双工和全双工模式，通信速率分别为数据速率:16Mbps/500kbps，S0IC—W20 封装。
[0009]CAN总线收发器电路106选用电流隔离式芯片IS01050，为总线提供了差分传输能力，信号传输速率为1Mbps，DUB封装。
[0010]CAN总线驱动器电路107选用SJA1000T芯片，完成根据CAN总线协议控制数据帧的发送和接收功能，具有扩展的64字节、先进先出接收缓冲器，信号传输速率为IMbps，S028封装。
[0011]ARINC — 429总线收发器电路108选用HS — 3282芯片，支持标准的32 — Bit或25 —Bit数据字长，数据速率为10kbps或12.5kbps，具有一个8 x 32Bi t的FIFO发送缓冲，CERDIP40 封装。
[0012]ARINC—429总线驱动器电路109选用HS — 3182芯片，完成对两路信号的差分驱动，数据速率为100kbps，SBDIP16封装。
[0013]供电电源101通过DC/DC电源模块102隔离后给两路RS232总线收发电路103、六路RS422总线收发电路104、七路RS485总线收发电路105、两路CAN总线收发器电路106和CAN总线驱动器电路107、两路ARINC—429总线收发器电路108、ARINC—429总线驱动器电路109和信号隔离电路110的输入级供电。
[0014]信号隔离电路110采用了电磁隔离技术，选用ADUM1410芯片对时钟信号和ARINC —429总线收发器电路108的数字信号进行了电气上的隔离。
[0015]电平转换电路112选用SN74LVCH16T245 —E 16位双电源总线收发器芯片完成FPGAl 11与RS232总线收发电路103和ARINC—429总线收发器电路108之间3.3V信号与5V信号的电平转换。
[0016]FPGA111作为控制芯片，可在片上进行编程，系统可根据需要进行升级和优化。
[0017]本发明中的多协议隔离型数字信号激励源采用FPGA作为主控芯片，结合DC/DC隔离电源及磁耦隔离技术，实现电气隔离，并通过RS485总线与上位机进行数据交换，具有很好的工作稳定性。多协议隔离型数字信号激励源能够实现多种信号的发送控制、波特率设置，实现信号隔离，单端信号的差分驱动，信号波特率控制等。且多协议隔离型数字信号激励源能够实现数据处理电路的片上编程控制，可根据实际应用需要对电路进行功能扩展、在线调试和升级，丰富了多协议隔离型数字信号激励源的功能，应用范围更加广阔。
【附图说明】
[0018]图1:本发明的多协议隔离型数字信号激励源的系统结构示意图；
[0019]图2:本发明的多协议隔离型数字信号激励源电路中的信号隔离电路结构示意图；
[0020]图3:本发明的多协议隔离型数字信号激励源电路中的电平转换电路结构示意图；
[0021]图4:本发明的多协议隔离型数字信号激励源电路中的下位机软件流程示意图；
[0022]图5:本发明的多协议隔离型数字信号激励源电路中的FPGA控制电路结构示意图
[0023]图中:101、系统供电电源，102、DC/DC电源模块，103、RS232总线收发电路，104、RS422总线收发电路，105、RS485总线收发电路，106、CAN总线收发器电路，107、CAN总线驱动器电路，108、ARINC — 429总线收发器电路，109、ARINC—429总线驱动器电路，110、信号隔离电路，111、FPGA，112、电平转换电路，113、主机终端。
【具体实施方式】
[0024]本发明提供的一种基于FPGA和RS485通信的多协议隔离型数字信号激励源，如图1所示，系统供电电源101提供+12V和+5V输入电压，一部分给DC/DC电源模块102供电，一部分分别给RS232总线收发电路103、CAN总线收发器电路106、CAN总线驱动器电路107输入级、FPGA111、ARINC—429总线收发器电路108输入级、信号隔离电路110输入级、电平转换电路112供电。DC/DC电源模块102输出±15V隔离电压给ARINC — 429总线驱动器电路109，+5V隔离电压分别给CAN总线驱动