Cmos电流复制镜像电路的制作方法
【技术领域】
[0001]本发明属于电子领域，涉及一种CMOS电流复制镜像电路。
【背景技术】
[0002]电流镜(Current Source)也称为镜像电流源，当在它的输入端输入一个参考电流Ir时,输出端将输出一个大小和方向都等于参考电流方向的输出电流Ιο。将输入支路的电流拷贝到输出支路，给其他子系统提供电流。
[0003]电流镜的原理是如果两个相同MOS管的栅源电压相等，那么沟道电流也相同。但是上述原理忽略了沟道长度调制效应，在作镜像复制的两个MOS管漏源电压差值不同时，沟道长度调制效应使得两个MOS的放大倍数并不完全依赖于栅源电压。因此基本电流镜在复制比例较大时，由于沟道长度调制效应的存在，使复制比例并不精确。
[0004]采用分级复制虽然可以部分解决复制比例不精确的问题，但一方面电路结构更加复杂，并且分级复制即使在每一级，也仍然存在复制误差，只是误差值相对较小而已。
【发明内容】
[0005]为克服传统电流镜在大比例复制电流时的复制比例不精确的技术缺陷，本发明提供一种CMOS电流复制镜像电路。
[0006]本发明所述CMOS电流复制镜像电路，包括镜像管，其特征在于:还包括与镜像输入管连接的第一隔离管，与镜像输出管连接的第二隔离管，所述第一隔离管和第二隔离管的栅极都与输入端连接，第一隔离管的漏极与输入端之间还有调压电阻，第二隔离管的漏极连接输出端。
[0007]优选的，所述第一隔离管和第二隔离管的W/L比等于电流复制比例。
优选的，所述第一隔离管和第二隔离管的有源区长度为工艺允许最小线宽的5倍以上。
[0008]优选的，所述调压电阻阻值R=V0N/IREF，其中IREF为输入电流，VON为镜像输入管的过驱动电压
优选的，所述调压电阻为多晶硅电阻。
[0009]优选的，所述镜像管的有源区长度为工艺允许最小线宽。
[0010]采用本发明所述CMOS电流复制镜像电路，利用层叠管对镜像管源漏电压的差值进行了稳定，沟道长度调制效应被屏蔽，使电流镜的电流复制精度提高，适用于CMOS工艺下的大比例电流复制。
【附图说明】
[0011]图1示出本发明一种【具体实施方式】的示意图；
各图中附图标记为1-输入端2-输出端3-第一隔离管4-第二隔离管5-调压电阻。
【具体实施方式】
[0012]下面结合附图，对本发明的【具体实施方式】作进一步的详细说明。
[0013]本发明所述CMOS电流复制镜像电路，包括镜像管，其特征在于:还包括与镜像输入管连接的第一隔离管，与镜像输出管连接的第二隔离管，所述第一隔离管和第二隔离管的栅极都与输入端连接，第一隔离管的漏极与输入端之间还有调压电阻，第二隔离管的漏极连接输出端。
[0014]如图1所示，镜像管为最下端的两个N管，其中栅极与漏极连接在一起的镜象输入管，另一个为镜象输出管，二者的W/L的比为电流复制比例。被复制电流从输入端3流入，输出端4的输出电流与被复制电流的比值即为电流复制比例。
[0015]当输入端和输出端电压不同时，第一隔离管和第二隔离管的作用是承受不同的电压差，使镜象管漏极电压大致相等，克服沟道长度效应。调压电阻5的作用是为隔离管栅极提供偏置电压。
[0016]优选的，所述第一隔离管和第二隔离管的W/L比等于电流复制比例。方便布局时的器件匹配。
优选的，所述第一隔离管和第二隔离管的有源区长度为工艺允许最小线宽的5倍以上。长度较长，利于克服沟道长度调制效应，匹配度较好。
[0017]优选的，所述调压电阻阻值R=V0N/IREF，其中IREF为输入电流，VON为镜像输入管的过驱动电压，所谓过驱动电压为该器件工作时的栅源电压减去阈值电压的差值，可以保证输出端取得更大的输出电压范围。
[0018]优选的，所述调压电阻为多晶硅电阻。
[0019]优选的，所述镜像管的有源区长度为工艺允许最小线宽。以尽可能缩小器件面积。工艺允许最小线宽是集成电路制造工艺中能控制的最小加工尺寸。
[0020]采用本发明所述CMOS电流复制镜像电路，利用层叠管对镜像管源漏电压的差值进行了稳定，沟道长度调制效应被屏蔽，使电流镜的电流复制精度提高，适用于CMOS工艺下的大比例电流复制。
[0021]以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
【主权项】
1.CMOS电流复制镜像电路，包括镜像管，其特征在于:还包括与镜像输入管连接的第一隔离管(3)，与镜像输出管连接的第二隔离管(4)，所述第一隔离管和第二隔离管的栅极都与输入端(I)连接，第一隔离管的漏极与输入端之间还有调压电阻(5)，第二隔离管的漏极连接输出端(2)。2.—种如权利要求1所述CMOS电流复制镜像电路，其特征在于，所述第一隔离管和第二隔离管的W/L比等于电流复制比例。3.—种如权利要求1所述CMOS电流复制镜像电路，其特征在于，所述第一隔离管和第二隔离管的有源区长度为工艺允许最小线宽的5倍以上。4.一种如权利要求1所述CMOS电流复制镜像电路，其特征在于，所述调压电阻(5)阻值R=V0N/IREF，其中IREF为输入电流值，VON为镜像输入管的过驱动电压。5.一种如权利要求1所述CMOS电流复制镜像电路，其特征在于，所述调压电阻(5)为多晶硅电阻。6.一种如权利要求1所述CMOS电流复制镜像电路，其特征在于:所述镜像管的有源区长度为工艺允许最小线宽。
【专利摘要】CMOS电流复制镜像电路，包括镜像管，其特征在于：还包括与镜像输入管连接的第一隔离管（3），与镜像输出管连接的第二隔离管（4），所述第一隔离管和第二隔离管的栅极都与输入端（1）连接，第一隔离管的漏极与输入端之间还有调压电阻（5），第二隔离管的漏极连接输出端（2）。采用本发明所述CMOS电流复制镜像电路，利用层叠管对镜像管源漏电压的差值进行了稳定，沟道长度调制效应被屏蔽，使电流镜的电流复制精度提高，适用于CMOS工艺下的大比例电流复制。
【IPC分类】G05F3/26
【公开号】CN105630062
【申请号】CN201410575235
【发明人】陈蕾
【申请人】陈蕾
【公开日】2016年6月1日
【申请日】2014年10月25日