用于产生偏置输出的偏置电路的制作方法
【专利摘要】在一个方面，一种装置包括准备电路，用于当提供给准备电路和电压调节器的电源电压足以操作电压调节器时输出就绪指示符。进而，电压调节器将接收电源电压并输出调节的电压，接收来自准备电路的第一电流，并且当就绪指示符未激活时基于第一电流控制调节的电压。该装置进一步包括偏置电路，用于接收调节的电压并且产生一个或多个偏置电流，所述偏置电流可以被提供给输出电路，以将一个或多个偏置输出输出到来自其的一个或多个客户端电路。
【专利说明】
用于产生偏置输出的偏置电路
【背景技术】
[0001]许多集成电路(IC)包括多个内部电路以执行各种不同的功能。为使某些电路能够正常工作，电路的部件(诸如晶体管和其它电气元件)可能需要偏置电流和/或电压。通常，集成电路包括内部偏置发生器以产生这样的偏置信号。然而，这些电路可能消耗不期望的功率量来提供适当水平的偏置信号。此外，这些电路可能难以控制，特别是当底层集成电路的操作要求变化时。
【发明内容】
[0002]在一个方面，一种装置包括准备电路，用于当提供给准备电路和电压调节器的电源电压足以操作电压调节器时输出就绪指示符。进而，电压调节器用于接收电源电压并输出调节的电压，接收来自准备电路的第一电流，并且当就绪指示符未激活时基于第一电流控制所述调节的电压。该装置进一步包括偏置电路以接收所述调节的电压，该偏置电路包括产生第一带隙偏置电流的第一电路和产生第二偏置电流的第二电路。输出电路接收第一带隙偏置电流和第二偏置电流中的一个选定偏置电流，并且基于第一带隙偏置电流和第二偏置电流中的所述选定偏置电流将一个或多个偏置输出输出到一个或多个客户端电路。
[0003]在一个示例中，当就绪指示符激活时，电压调节器将基于来自输出电路的一个或多个偏置输出之一控制调节的电压。准备电路可以包括第一多个互补金属氧化物半导体(CMOS)电流镜，其中的一个将提供第一电流给电压调节器。输出电路可以包括第二多个CMOS电流镜，以接收第一带隙偏置电流和第二偏置电流中的所述一个选定偏置电流，并且从其产生一个或多个偏置输出。第一电路可以包括带隙核心电路，并且第二电路包括恒定跨导电路。
[0004]在一个示例中，电压调节器包括以第一功耗水平操作的第一前置放大器和以第二功耗水平操作的第二前置放大器，其中在占空循环模式(duty cycle mode)的开启部分期间，第一前置放大器将被控制以被供电，并且在占空循环模式的开启部分和断开部分期间，第二前置放大器被控制以被供电，第二功耗水平低于第一功耗水平。电压调节器进一步可以包括:第一开关，用于当就绪指示符未激活时提供第一基准电压给第一前置放大器，并且当就绪指示符激活时提供第二基准电压给第一前置放大器；以及第二开关，用于当就绪指示符激活时向电压调节器的输出装置提供第一前置放大器的输出，并且当就绪指示符未激活时向该输出装置提供第一基准电压。
[0005]在一个示例中，该装置进一步包括控制器，用于使恒定跨导电路能够在第一时间间隔给输出电路的电荷存储装置再充电，并且使恒定跨导电路和带隙核心电路能够在第二时间间隔执行第二偏置电流相对第一带隙偏置电流的校准，第二时间间隔大于第一时间间隔。
[0006]在另一方面，一种方法包括:在第一预定时间间隔后，退出偏置电路的休眠状态并且使用由偏置电路的恒定跨导电路产生的第一偏置电流使偏置电路的输出电路的电荷存储装置被刷新；在刷新电荷存储装置后，使偏置电路进入休眠状态;在第二预定时间间隔后，退出偏置电路的休眠状态并且使第一偏置电流与由偏置电路的带隙偏置电路产生的第二偏置电流进行比较，并且基于该比较更新校准值，其中该校准值被用于相对第二偏置电流校准第一偏置电流;以及在更新校准值后，使偏置电路进入休眠状态。
[0007]在一个示例中，在第一预定时间间隔后退出休眠状态进一步包括启用偏置电路的调节器电路的次级前置放大器。在第一预定时间间隔后退出休眠状态可以进一步包括启用恒定跨导电路且同时保持禁用带隙偏置电路。
[0008]在一个示例中，该方法进一步包括启用调节器电路的初级前置放大器，以使调节器电路输出调节的电压。在包括偏置电路的集成电路的激活模式中，该方法可以进一步包括退出休眠状态并且启用恒定跨导电路、带隙偏置电路以及调节器电路的第一前置放大器。更新校准值包括在存储装置中存储耦合到恒定跨导电路的电流镜的电阻元件的控制设定值，以控制电阻元件的电阻。
[0009]在一个示例中，该方法进一步包括基于校准值确定温度并且在此基础上更新包括偏置电路的集成电路的一个或多个器件特性。应注意，在一个示例中，状态机可以被用于控制偏置电路。
[0010]另一个方面涉及一种集成电路，该集成电路包括:多个客户端电路，多个客户端电路中的至少一些用于接收偏置信号；以及偏置电路，用于产生多个偏置信号并且将多个偏置信号中的至少一些提供给多个客户端电路中的一个或多个。在一个示例中，偏置电路包括:准备电路，用于指示电源电压何时足以操作偏置电路;耦合到准备电路以输出调节的电压的电压调节器;用于产生第一偏置电流的第一偏置电路；用于产生第二偏置电流的第二偏置电路；以及输出电路，用于接收第一偏置电流和第二偏置电流中的至少一个，并且从其产生多个偏置信号，其中第一偏置电路、第二偏置电路以及输出电路使用调节的电压来操作。
[0011]电压调节器、第一偏置电路和第二偏置电路以占空循环模式操作。在一个示例中，准备电路包括比较器，所述比较器具有:第一输入端子，用于接收基于与绝对温度成比例的(PTAT)电流的第一电压，该PTAT电流由具有多个CMOS电流镜的CMOS电流发生器电路产生；第二输入端子，用于接收对应于电源电压的预定部分的基准电压；以及比较电路，用于将基于PTAT电流的第一电压与基准电压进行比较并且输出比较值；以及延迟电路，用于接收该比较值并且在第一电压超过基准电压之后的阈值期间后将就绪信号输出给电压调节器。
[0012]该集成电路可以进一步包括校准电路，用于比较第一偏置电流和第二偏置电流并且从其产生校准值，该校准值用于控制耦合到第二偏置电路的电流镜的可控电阻。
[0013]在一个示例中，电压调节器包括:以第一功耗水平操作的第一前置放大器;和以第二功耗水平操作的第二前置放大器，第二功耗水平低于第一功耗水平。
【附图说明】
[0014]图1是根据一个实施例的偏置电路的高级框图。
[0015]图2和图2-1是根据一个实施例的包括偏置电路的进一步细节的框图。
[0016]图3是根据一个实施例的包括准备电路的进一步细节的示意图。
[0017]图4是根据一个实施例的电压调节器电路的进一步细节的示意图。
[0018]图5和图5-1是根据一个实施例的偏置电路内的附加电路的进一步细节的示意图。
[0019]图6是偏置电路诸如图1和图2所示的电路的操作方法的流程图。
[0020]图7是根据一个实施例以占空循环模式控制偏置电路的方法的流程图。
[0021]图8是根据另一实施例以占空循环模式控制偏置电路的方法的流程图。
[0022]图9是根据一个实施例的集成电路的框图。
【具体实施方式】
[°023]参考图1，其不出根据一个实施例的偏置电路的尚级框图。如图1的图不所不，偏置电路10可以提供用于给定IC(诸如微控制器单元(MCU)或包括MCU或其他控制器电路的其他IC)的各种客户端电路块的偏置源的低功率高准确性发生器。在各种实施例中，偏置电路10可以用于给客户端电路提供准确/低噪声的偏置输出(例如，电流)。这些电路可以使用这样的偏置输出来偏置各种不同的电路类型(诸如比较器、放大器等)和/或产生精确的电流/电压基准。
[0024]通常，偏置电路10被配置成接收电源电压Vsupply，当电源接通后以给定水平接收电源电压时，该电源电压足以操作偏置电路10，以使得能够产生多个偏置输出Biaso-Biasn。在不同的实施例中，偏置输出可以作为电压或电流来产生，这取决于期望的用途和实施方式。
[0025]在所示的实施例中，偏置电路10包括被配置成接收电源电压Vsupply并且产生就绪信号(ready signal)的准备电路(ready circuit)20，当电源电压达到阈值水平时，该就绪信号被提供给调节器电路30。此外，准备电路20可以产生基准值，该基准值在一个实施例中被实现为与绝对温度成比例的电流(Iptat)。当电路处于启动模式时，在能够从来自偏置电路10的接收的偏置输出产生更可靠的基准电压之前，该基准值可以被用于产生调节器电路30内的基准电压。
[0026]在一个实施例中，调节器电路30可以被实现为片上低压差(LDO)调节器，以提供调节的电压Vreg给偏置电路10的各个部件。在示出的实施例中，调节器电路30生成Vreg并将其提供到多个目的地，包括带隙偏置电路40、恒定跨导(Gm)电路50以及输出电路80。
[0027]在示出的实施例中，带隙偏置电路40可以被配置为生成输出带隙偏置电流(Ibgr)，该输出带隙偏置电流被提供给选择电路70。应注意，带隙电流可以通过在电阻器Rx上施加带隙电压(其是独立于温度的电压)来产生。进而，带隙电压可以通过使带隙电流流入电阻器来重新创建，其优选对Rx具有相同的温度补偿。在一个实施例中，选择电路70可以被实现为开关。如进一步所示，恒定Gm电路50还可以生成输出Gm偏置电流(Igmc)。这些电流被进一步耦合反馈到校准电路60。如本文所描述，校准电路60可以被配置为周期性地比较由恒定Gm电路50生成的Gm偏置电流与由带隙偏置电路40产生的带隙偏置电流，以相对于更精确的带隙偏置电流来校准Gm偏置电流。如在恒定Gm电路50可以被配置为相比带隙偏置电路40以较低功率水平操作的特定实施例中，就是这种情况。就此而言，在IC或包括偏置电路10的其它装置的某些空闲时间期间，带隙偏置电路40可以被置于低功率或休眠模式，并且由恒定Gm电路50产生的偏置电流可以被选择性地提供给输出电路80。
[0028]在各种实施例中，输出电路80可以被配置作为一个或多个电流镜，以产生多个偏置输出Biaso-Biasn。在一些情况下，这些输出中的至少一个可以作为反馈输入Biasx被提供给调节器电路30，用于产生基准电压以便用于调节调节器电路30的输出电压。
[0029]如图1进一步示出，控制器90可以是控制逻辑的全部或部分，或者可以是M⑶内的独立逻辑。控制器90适于控制偏置电路10的各种部件。例如，当底层客户端电路是未激活的或者不需要给定的一个或多个偏置输出时，偏置电路10的至少一些部分可以被断电。此外，当整个电路处于低功率状态时(例如，实施操作以周期性进行测量的计量装置或其它感测设备)，偏置输出的一些或全部可以通过使用偏置电路10的部分部件来控制以保持激活。因此控制器90可以向偏置电路10的一个或多个部件(为了便于说明，未在图1中示出)提供控制信号，以便基于总体电路状态控制部件的功率状态。注意在一些情况下，控制器90可以被配置为执行存储在非暂时性存储装置中的指令以控制偏置电路。在其他情况下，控制器90可以被实现为硬连线状态机以导致更低的电流消耗，因为当执行刷新和校准时，主(PU可以处于休眠模式，以便提供更鲁棒的方案。应理解的是，虽然在图1的实施例中以这种高水平示出，但许多变体和替代是可能的。
[0030]现在参考图2和图2-1，其示出包括根据一个实施例的偏置电路的进一步细节的框图。在图2中，偏置电路10被示出为具有单独电路块的一些示意性细节。如图所示，准备电路100耦合到调节器电路200，调节器电路200进而被配置为生成调节的电压Vreg。如图所示，该调节的电压作为电源电压被提供给带隙核心电路300、恒定Gm电路400以及输出电路600。应注意，由恒定Gm电路400输出的电流随温度强烈变化。因此，恒定Gm电路400可以以规则的时间间隔相对于带隙核心电路300进行校准。在一个实施例中，带隙核心电路300、恒定Gm电路400和调节器电路200可以被配置为以占空循环(开/关)模式操作，以便达到非常低的电流消耗，尤其当在电池操作的IC中实施时。为此，电荷被保持在并联连接在输出电路600的输出晶体管的栅极端子与源极端子之间的一个或多个采样和保持(S/Η)电容器处，以便向客户端块提供连续的偏置电流，包括在断开期间也是如此。可替代地，可以不存在明确的S/H电容器，因为电荷可以保持在并联的许多PMOS器件的固有栅-源电容处。
[0031 ] 如进一步所示，在带隙核心电路300和恒定Gm电路400中产生的电流中的一个选定电流可以通过开关SW31提供给中间输出电路500，中间输出电路500进而将中间电流提供给输出电路600，输出电路600进而产生多个偏置电流Ibiasl-1biasN。借助于开关SW31，来自带隙核心电路300(其可以被配置用于低噪声/高精确度)或者来自恒定Gm电路400(其可以被配置成具有非常低的电流消耗/快速启动)的电流被供应给中间电路500。这些偏置电流可以被提供给具有诸如在装置的客户端电路内的比较器、放大器和/或电压和电流基准发生电路的各种电路。此外，如本文进一步描述，至少一个偏置电流可以作为反馈偏置电流被提供给调节器电路200。
[0032]如图2中的进一步细节所示，准备电路100被配置为当达到充足的电源电压水平时产生就绪信号Bias_rdy，使得可以实现偏置电路10的正确操作。更具体地，准备电路100包括多个电流源Ii_l3，每个电流源被配置成产生独立的PTAT电流Iptat。应注意，电流源Ii提供PTAT电流作为由调节器电路200使用的初始基准值。进而，电流源12被耦合到第一双极型晶体管PNPl的源极端子，该第一双极型晶体管PNPl具有耦合到基准电压节点(例如，接地电平)的栅极端子和耦合到衬底接地端的漏极端子。晶体管PNPl的源极端子进一步耦合到与另一电阻器R6串联耦合的电阻器R5。另外，电阻器R7耦合在电阻器中间(inter-resistor)节点NI与第三电流源13之间。
[0033]如图2进一步所示，电流源I3和电阻器R7耦合到比较器110的第一输入端子，比较器110在一个实施例中可以被实现为Schmitt触发器或迟滞比较器。进而，比较器110的第二输入端子耦合到耦合在电阻器Rl和R2之间的电阻器中间节点N2。在操作中，比较器110被配置成当电源电压Vdd超过基准值时产生正输出。当此情况发生时，比较器110产生正输出指示，延迟电路120延迟该正输出指示，以便在就绪信号Bias_rdy发出之前提供延迟的附加测量，该就绪信号表明电源电压处于足以适当地为偏置电路10供电的水平。
[0034]因此，准备电路100被配置为指示电源电压何时足够高以用于偏置电路10，以便在指定限值范围内安全操作。应注意，在一些实施例中，准备电路100可以进一步感测调节器电路200的输出，使得只有当外部电源Vdd和内部电源Vreg二者都高于预定阈值时，比较器110的输出变为高(HIGH)。在这种情况下，AND功能可以使用另一比较器的输出来实现，例如，该比较器检测调节的电源电压何时超过NMOS器件的阈值。
[0035]通过图2中所示的设计，准备电路100提供产生用于调节器电路200的启动基准的次级电路功能，在更准确的基准电流可用之前，可以在IC启动序列期间使用次级电路功能。
[0036]因此，在各种实施例中，准备电路100执行非常精确的偏置就绪阈值(biasreadythreshold)检测。还要注意的是，偏置就绪阈值的下限确定诸如欠压检测器的电路将完全起作用时的最小电源电压。进而，偏置就绪阈值的上限确定系统的最小可启动电源电压。在一个实施例中，设计的目标可以是阈值随温度和工艺变化在上限与下限之间具有最低可能扩展。此外，给定的设计也可以设定阈值尽可能接近最小电池/电源电压水平和/或任何欠压检测器阈值。
[0037]应注意，比较器110的基准调整(trimming)在IC启动期间是不可用的，因为来自非易失性存储器的调整代码在启动过程期间是不可用的，并且基准被设计为随电源、工艺和温度的变化具有较低的变化。尽管如此，实施例提供非常精确的阈值检测，而无需使用带隙型电路，这通常需要双极型晶体管阵列以用于准确的基准生成。
[0038]参考调节器电路200，紧密控制的调节的电压Vreg经由源极跟随器配置的η沟道金属氧化物半导体场效应晶体管(M0SFET或NM0S)MN11输出。在一个实施例中，该晶体管可以是具有大约OV的阈值电压(Vt)的原生(天然)M0SFET，以提供改进的净空。原生晶体管(或有时称为天然晶体管)是处于在增强模式和耗尽模式之间的中间状态的各种M0SFET。为了紧密地控制输出电压，MOSFET MNll由放大器210门控，其细节在下面进一步描述。如图所示，放大器210在第二输入端子处接收反馈中的调节的电压输出并且在第一输入端子处接收耦合到基准电压节点Vref的基准信号，该基准信号借助于开关SWlO选择性地提供，其或者是使用来自准备电路100的电流源11的PTAT电流产生的电压，或者是从由输出镜电路600产生的偏置电流获得的更准确的基准电压。可以看出，就绪信号对开关SWlO和SWll进行控制以使得分别将适当基准提供给放大器210并且将适当信号提供给MOSFET MNll的栅极端子。如图2进一步所示，电阻器R12耦合在启动基准线与双极型晶体管PNPlO的源极端子之间，该双极型晶体管PNPlO具有耦合到基准电压节点(例如，接地电平)的栅极端子和耦合到衬底接地端的漏极端子。另外，电阻器Rll耦合到基准电压节点，该电阻器Rll在一个实施例中可以是可控的(例如，可调整的)电阻器。
[0039]仍然参照图2，在该高级视图中，带隙核心电路300被示出作为电流源I4以产生带隙电流Ibgr。进而，恒定Gm电路400也被示出作为电流源I5以产生Gm电流Igmc。进而，这些电流中的一个选定电流通过开关SW31被提供给中间输出电路500。在所示的实施例中，中间输出电路500被实施为具有并联的MOSFET MN51和MN52的NMOS电流镜，MOSFET MN51和MN52具有共同耦合的栅极端子和源极端子并且被耦合成电流源结构以提供输出电流Iint到输出电路6 O O。在存在的情况下，N M O S镜中的额外M O S F E T耦合到输出镜电路的多个实例(instance)。例如，输出镜电路600的多个实例可以是有益的，从而在客户端块电流打开和关闭时减少客户端偏置电流之间的干扰。多个实例的其他好处包括为不同的偏置电流值优化输出镜的能力，因为一些输出镜电路可以传输不同幅度的偏置电流。一些输出镜实例可以具有附加的调整位，以进一步提尚偏置电流精度。
[0040]最后参考图2，输出电路600提供基于CMOS的电流镜，该电流镜包括多个P沟道MOSFET (或PMOS)晶体管MP61-MP6N。应注意，输出连接的晶体管MP62-MP6N均被配置为提供偏置电流Iblasl-1blasN。这些PMOS器件可以具有不同的尺寸以例如通过多个相同的晶体管单元的并联组合提供不同的电流值，以保证最佳的电流匹配。应注意，输出镜电路600提供采样和保持配置，使得电荷可保持存储在采样/保持(S/Η)电容器Cshl-Csh2上，电容器Cshl-Csh2被控制以选择性地耦合到PMOS晶体管的相应栅极端子(当开关SW_shl-SW_sh2断开时)。进而，当这些开关闭合时，这些电容器被充电或刷新。在其他情况下，该S/Η功能可以使用单个开关和电容器来实现。应理解的是，虽然在图2的实施例中以这种高水平示出，但许多变体和替代是可能的。
[0041]现在参考图3，其示出包括根据一个实施例的准备电路的进一步细节的示意图。从图3看出，准备电路100通常如前面关于图2的准备电路100所述的那样进行配置。然而，关于电流源I2和I3的细节被示出。在此，电流源I2通过MOSFET MP4来实现，该MOSFET MP4具有与电流生成电路125的输出端共同耦合的栅极端子以及耦合到电阻器R5和双极型晶体管PNPl的源极端子的漏极端子。类似地，电流源13由MOSFET MP3表示，该MOSFET MP3具有共同耦合到电流生成电路125的输出端的栅极端子，并且具有耦合到基准电压节点的漏极端子。
[0042]为了便于图示说明，未显示向调节器电路200提供电流源I1作为启动基准信号的另一 PMOS晶体管。因此，如图3的布置所示，电流被供应到单个双极型晶体管和电阻器装置中，这导致比较器基准随工艺和温度的非常低的变化，并且显著减小面积和电路复杂性。
[0043]如图3所示，使用来自电流生成电路125的基于CMOS晶体管的PTAT电流来产生比较器110的基准电压Vref。如图所示，电流生成电路125包括基于CMOS的电流镜，所述电流镜包括二极管接法的MOSFET MNl和MP2以及额外的MOSFET MPI和MN2。MOSFET MPl和MP2具有共同耦合的栅极端子和源极端子，以及耦合到MOSFET MNl和MN2的漏极端子的漏极端子，MOSFET MNl和MN2也有具有共同耦合的栅极端子和源极端子。在一个实施例中，MOSFET MNl和丽2可以具有不同尺寸，比例为1:N。更具体地，丽2的尺寸比丽I大。在不同的实施例中，N可以通常大于或等于4(例如，在某些情况下，N = S或16)。此外，电阻器R3耦合在基准电平(例如，接地端)与MOSFET MN2的源极端子之间。
[0044]因为电流生成电路125实现于正反馈结构中以确保启动时的正常操作，所以启动电路130耦合到MOSFET MNl的共同耦合的栅极端子和漏极端子。对于处于正反馈的这两个电流镜，存在两个状态或水平，或者电流为零或者通过经由启动电路130注入电流而拉动MOSFET MNl和MN2的栅极端子到更高电平。当适当的电流已建立时，启动电路130可以随后被禁用。
[0045]现在参考图4，其示出根据一个实施例的电压调节器电路的进一步细节的示意图。更具体地，图4示出调节器电路200的进一步细节。如图所示，放大器210由单独的前置放大器212和214表示。在一个实施例中，前置放大器212和214可以被实现为一个或多个跨导器，这些跨导器被配置为输出电流到实现为源极跟随器配置的MOSFET MN21的输出装置。
[0046]前置放大器212(“Gm_yA”)被配置为次级前置放大器，并且可以被设计为消耗数量级为几微安(μΑ)的电流。前置放大器212被设计成具有针对占空循环模式的高PSRR和快速启动。在一些实施例中，前置放大器212被配置为仅在短时间段内开启，以补充/刷新所有S/H电容器中的电荷，以便保持所有输出偏置电流准确。
[0047]前置放大器214(“Gm_nA”)被配置为初级前置放大器，并且可以被设计为消耗数量级为几纳安(nA)的电流。前置放大器214被设计用于保持电源电压以使输出镜有效的主要功能，使得给客户端块的偏置电流可以是未被中断的。在一些实施例中，当恒定Gm电路和/或BGR核心电路接通时，前置放大器214被配置为总是接通的(ON)，以提供良好的PSRR和负载调节。
[0048]耦合到前置放大器212和214的第一输入端子上的基准输入在开关SW20(本身由Bias_rdy信号控制)的控制下被选择性地提供，该基准输入或者是根据从准备电路接收的PTAT电流(Iptat)产生的启动基准信号或者是从输出电路的偏置输出(Ivbgr)接收的更准确的基准电压水平。进一步应注意，基准电容器Cref耦合到这些输入端子。前置放大器212和214的第二输入端子被耦合以接收从调节器电路200输出的调节的电压。
[0049]如进一步所示，Bias_rdy信号也控制开关SW21以选择性地提供前置放大器212和214的输出或启动基准信号到用作输出装置的MOSFET MN21的栅极端子。如进一步所示，耦合电容器Ce也耦合到该端子。根据从准备电路接收的PTAT电流获得的启动基准是不太准确的，并且其主要功能是在前置放大器的偏置电流以及精确的基准电压生成可用之前保证成功的偏置电路启动(加电)。如图4所示，当由通过Bias_rdy控制的开关SW20和SW21选择时，启动基准直接连接到源极跟随器晶体管MN21的栅极端子，从而在启动期间绕过前置放大器212和214两者。应注意，该启动基准由从准备电路100接收的基于CMOS的PTAT电流偏置，以便实现随温度变化的低基准漂移。
[0050]在带隙/偏置电路启动成功(其由Bias_rdy指示)之后，开关SW21和SW22从该启动基准跳变到选择更精确的基准Vref，并且还将输入端切换到被耦合到前置放大器212和214的输出端的输出装置MN21的栅极端子。应注意，该Vref基准是更准确的并且还具有优良的电源抑制比(PSRR)，因为基准电流来源于由调节的电源电压Vreg供电的线路。
[0051 ] 更具体地，虽然调节器电路200的主要功能是在带隙核心电路300和/或恒定Gm电路400被启用(0N模式)时提供高PSRR和优良的负载调节，但是在带隙核心电路300或恒定Gm电路400被禁用(OFF模式)时，调节器电路200还为输出镜提供电源电压，因为输出电流镜在OFF模式期间仍然输送电流到器件的至少一些电路块。应理解在此OFF模式下，如本文所述，输出镜处于HOLD(保持)模式并且栅极电荷被保持在采样电容器处。应注意，Vref也是占空循环的以减少电流消耗。当Vref为占空循环(采样和保持)时，电流Ibgr可以接通和断开，并且电荷在断开期间被保持在电容器Cref处。进而，相应的S/Η开关将Cref连接到Vref以在接通模式期间补充电荷。例如，S/Η开关可以耦合在开关SW20与电容器Cref之间(与SW20串联)。调节的电源电压Vreg可以在包括偏置电路10的IC开启时始终存在，并且调节器电路200的至少一部分可以是占空循环的以减少电流消耗。应注意，从来自输出镜电路600的偏置输出生成的该基准电压可能使启动序列变得复杂，但可以大大提高PSRR和基准电压精确度。应理解的是，虽然在图4的实施例中以这种高水平示出，但许多变体和替代是可能的。
[0052]现在参考图5和图5-1，其示出根据一个实施例的偏置电路内的附加电路的进一步细节的示意图。如图5所示，示出的带隙核心电路300包括多个MOSFET MP31-MP33，其全部具有耦合到电源电压(其对应于由调节器电路200输出的调节电压)的共同源极端子和共同耦合的栅极端子(由放大器310的输出驱动)。如图可见，MOSFET MP31的漏极端子耦合到放大器310的第二输入端子，并且经由调整电阻器(R30)耦合到双极型晶体管PNP30，其中在一个实施例中，该调整电阻器(R30)是可控制的调整电阻器，该双极型晶体管PNP30与另一电阻器R33并联耦合。进而，放大器310的第二输入端子耦合到MOSFET MP32的漏极端子，该漏极端子进一步耦合到电阻器R33，电阻器R33进而串联耦合到电阻器R32并且与电阻器R31(在一个实施例中，其可以是温度可调电阻器)并联。电阻器R32还耦合到双极型晶体管PNP31的源极端子，双极型晶体管PNP31可以具有与双极型晶体管PNP30不同的尺寸(具有1:M的相对比率)οMOSFET MP33的漏极端子提供带隙偏置电流Ibgr，如图可见，当选择性地控制带隙偏置电流Ibgr时，其选择性地耦合到校准电路450或开关SW31以便输出。
[0053]恒定Gm电路400包括具有MOSFET MN41、MN42、MP44以及MP45的基于CMOS的电流镜。如图所示，这些电流镜被耦合到输出MOSFET MP46，以从MOSFET MP46的漏极端子提供恒定Gm偏置电流Igmc，该电流Igmc类似地耦合到校准电路450和开关SW31。如图5进一步示出，恒定Gm电路400进一步包括启动电路410，该启动电路410可以操作以在启动时注入电流，从而通过输送电流到MOSFET MN41的共同耦合的栅极端子和漏极端子来正确地控制电流镜(与上述关于图3的启动电路130类似地操作)。
[0054]在占空循环模式期间，一些实施例可以(在导通循环期间)使用恒定Gm电路400而不是带隙核心电路300(尤其当不需要低噪声偏置电流时)，因为恒定Gm电路400可以被配置为消耗更少的电流，同时具有更快的启动时间。但是，使用恒定Gm电路400的一个缺点是，它的输出电流是高度依赖温度的(PTAT型)，并且因此这种电路可以相对于带隙核心电路300被校准，例如，根据周期性的时间间隔(其在不同的实施例中可以变化)来校准。
[0055]现在参照校准电路450，当被控制以执行比较(响应于开关CAL Sffl-CAL SW2的选择性控制)时，由电路300和400输出的偏置电流耦合到由MOSFET M46和M47形成的电流镜。该电流镜向比较器460输出比较值，当来自恒定Gm电路400的偏置电流超过来自带隙核心电路300的偏置电流时，该比较器460输出正值。在一个实施方式中，比较器460的输出被反转，这意味着当来自恒定Gm电路400的偏置电流低于来自带隙核心电路300的偏置电流时，该比较器输出正值。如图所示，比较器460的输出被提供给被配置为执行逐次逼近算法的数字转换器475。在其他情况下，信号反转可以在数字转换器475内实现。在一个实施例中，该数字转换器可以被实现为逐次逼近寄存器以生成校准值，该校准值可以是用于控制恒定Gm电路400的校准电阻器Rcal的N位校准值。
[0056]由于恒定Gm电路400的偏置电流与管芯温度(PTAT电流)直接成比例/成正比，并且带隙核心电路300的偏置电流随温度变化几乎是恒定的，因此N位校准值也与绝对温度直接成比例/成正比。N位校准值可以被转换为摄氏度，例如，使用下面的公式:Temp= (N_bit_cal -OFFSET) /GAIN+27，其中OFFSET (偏移)和GAIN(增益)是线性拟合常数。这个校准值可以被进一步发送到MCU的逻辑以提供温度指示，其中所述逻辑可以在更新各种器件特性或参数时使用该校准值。需要注意的是，由于各种随机错配、系统误差以及有限的小校准步导致的误差，恒定Gm电路400的校准不是无限准确的，这导致在来自带隙核心电路300 (I vbgr)和恒定Gm电路400(Igmc)的偏置电流之间的差异(误差)。在一些实施例中，这个误差可能保持非常小，使得不论来源如何，客户端块都看到几乎相同的偏置电流。
[0057]在一个实施例中，以下过程可以被用于降低如上所述的由于各种误差源导致的恒定Gm校准误差。首先，可以使用数字转换器475执行校准，以校准恒定Gm电流。然后，测量在恒定6!11电流]^111(3与带隙核心电流]^81'之间的误差<^1'1'_031 = ]^111(3-]^81'$1'1'_031理想地可以是零)。根据该校准误差(Err_cal)，可以计算使校准误差降低到最小值的更新的调整设定值。该过程可以在生产测试期间完成，并且由测试设备软件执行计算。
[0058]使用该更新值，校准可以再次被执行以验证误差已经降低到期望的水平(例如，低于误差阈值)。如果是这样，则调整设定值可以被存储(例如，存储在非易失性存储器中)并且在恒定Gm电路400的未来校正操作期间被使用。以此方式，校准精确度被提高而未显著地增加电路复杂性、校准位或硅片面积。应注意，校准本身的输出(Cal_bus)可以被存储在易失性存储器(例如，寄存器)，因为它仅对给定的管芯温度有效。
[0059]相反，在正常(非校准)模式中，校准开关CAL Sffl-CAL SW2将从电路300和400输出的偏置电流提供给开关SW31，开关SW31选择偏置电流中的给定电流以提供给中间输出电路500。
[0060]现在参考图6，其示出偏置电路(诸如图1和图2所示的电路)的操作的方法的流程图。如图所示，方法600开始于确定电源电压是否超过第一基准电压(菱形610)。这种比较可以在准备电路的比较器中进行，该比较器比较输入电源电压与基准值。当确定电源电压超过该基准电压(表明适用于适当电路操作的电源电压的可用性)时，控制传到框620，在框620中可以使就绪指示符有效(assert)。具体地，该就绪指示符可以从准备电路被发送到电压调节器。
[0061 ] 仍参考图6，在框630中，偏置电流可以在带隙核心电路和/或恒定Gm电路中产生。这些偏置电流中的一个可以被选择(框640)，并提供给输出电路650，输出电路650进而根据该偏置电流产生多个偏置输出(框660)。
[0062]在框670中，可以根据偏置输出之一产生用于调节器电路的第二基准电压。在等待允许电路稳定(settle)的延迟(框680)之后，在框690中，调节器输出可被切换到输出装置(例如，源极跟随器配置的晶体管)，以使调节的电压能够被提供给偏置电路的各个下游部分，包括带隙偏置电路、恒定Gm电路以及输出电路。应理解的是，虽然在图6中以这种高水平示出，偏置电路的操作可以包括其他组成步骤。
[0063]现在参考图7，其示出根据一个实施例用于以占空循环模式控制偏置电路的方法的流程图。如图7所示，方法700可以用于唤醒偏置电路的各种部件以执行电荷刷新操作，使得当偏置电路中的许多部件处于休眠模式时，适当的偏置输出仍能够持续产生。在一些实施例中，耦合到偏置电路的控制器(例如，MCU或其它控制逻辑)可以执行方法700，以使电路的各个部分能够被启用以执行操作并且此后返回到休眠状态。
[0064]如图所示，方法700通过在第一预定时间间隔处退出偏置电路的休眠状态而开始(框710)。在一个实施例中，该预定时间间隔可以是大约一毫秒的数量级。作为该退出的一部分，调节器电路的次级前置放大器可以被启用(框720)。作为一个示例，该次级前置放大器可以是Gm-μΑ放大器。在框730中，可以启用恒定Gm电路(或带隙核心电路)以刷新输出电路的电荷存储装置(例如，一个或多个电容器)。为此，由此电路所产生的偏置电流的切换被启用以允许对这些电容器充电。在该刷新充电完成后，在框740中，电荷存储装置可以被切换到保持模式。此后，为了该刷新充电目的而被加电的偏置电路的各种加电部件可以被设置回休眠状态(框750)。并且相应地，该占空循环ON(接通)状态可以结束并且偏置电路返回到占空循环模式的OFF(断开)状态或休眠状态下的操作。
[0065]现在参考图8，其示出根据另一实施例的用于以占空循环模式控制偏置电路的方法的流程图。如图8所示，方法800可以用于唤醒偏置电路的各个组件以执行校准操作，使得低功率的恒定Gm电路而不是更高功耗的带隙核心电路可以在占空循环模式下使用。在一些实施例中，親合到偏置电路的控制器(例如，MCU或其它控制逻辑)可以执行方法800，使得电路的各个部分被启用以执行操作并且此后返回到休眠状态。
[0066]如图所示，图8通过以第二预定时间间隔退出偏置电路的休眠状态而开始(框810)。第二预定时间间隔可以长于第一预定时间间隔，并且例如可以是在约0.25秒到I秒之间。应注意，在第二预定时间间隔处的占空循环模式的ON状态期间，校准操作可以被执行以相对带隙偏置电路校正恒定Gm电路。在ON状态的这种校准模式中，可以启用调节器电路的第一前置放大器(例如，Gm-nA)(框820)。另外，带隙核心电路和恒定Gm电路二者都可以被启用(框830和840)。
[0067]接下来，在框850中，将由带隙核心电路产生的带隙偏置电流与由恒定Gm电路产生的恒定Gm偏置电流进行比较。在一个实施例中，这种比较可以使用二进制搜索算法(例如，使用逐次逼近寄存器)来执行。在不同的实施例中，二进制搜索算法仅在IC加电后的第一校准期间使用。所有后续的校准可以通过简单地递增/递减现有的N位校准值直到Igmc = Ibgr来实现，这可能带来更快的校准(更低的电流消耗)，条件是在校准之间管芯温度没有显著改变(例如，多于几度)，这是一个合理的假设。
[0068]接下来，在框860中，可以基于该比较更新校准值，该校准值用来相对带隙偏置电流校准恒定Gm偏置电流。此外，可以存储(例如，存储在非易失性存储装置中以供将来使用)用于控制恒定Gm电路的校准电阻的该校准值。此后，在框870中，偏置电路可以被置于休眠状态。应理解的是，虽然在图8的实施例中以这种高水平示出，但许多变体和替代是可能的。
[0069]此外，应理解的是，上述图7和图8表示以占空循环模式的操作，其中偏置电路的一部分电路可以处于OFF(关断)状态，即使在占空循环模式中的ON(接通)部分期间。在其它操作模式例如激活模式中，其中IC的MCU或其它主处理电路处于激活操作模式，偏置电路的所有部件(除了准备电路和启动电路)可以上电。
[0070]现在参考图9，其示出根据一个实施例的集成电路的框图。如图9所示，集成电路900可以采取微控制器或其它此类电路的形式。如图所示，集成电路900耦合到天线910，天线910可以提供一个或多个频带的射频(RF)信号的发射和接收(或在某些情况下，可以存在多个这样的天线)。
[0071]进而，天线910耦合到无线电收发机920，无线电收发机920可以包括一个或多个信号处理路径以处理一个或多个频带的传入和传出RF信号。进而，无线电收发器920与MCU930通信，M⑶930可以包括集成电路的主处理和控制电路。M⑶930与包括模拟电路940的附加电路通信，模拟电路940可以充当与各种模拟部件(诸如可以经由一组I/O端口 980耦合到集成电路900的各种不同的片外传感器)的接口。在示出的实施例中，模拟电路940包括模拟到数字/数字到模拟电路(ADC/DAC)945以数字化从这些片外源接收的传入的模拟信号，并且将数字信息转换为模拟形式，例如传送到片外源的控制信息。一组互连970可以耦合集成电路的各种部件，以提供电源、时钟和数据信号的通信。
[0072]仍然参照图9，电源电路950包括一个或多个电压调节器954，以向集成电路900的各种组件提供调节的电压。如本文所述的偏置电路952可以用于指示合适的电源电压何时可用于电压调节器954。此外，偏置电路952可以被配置为提供适当的偏置输出给集成电路900的各种客户端电路，这些客户端电路包括电源电路950和时钟电路960内的部件，时钟电路960可以用于使用接收此类偏置信号的一个或多个内部振荡器来产生各种时钟信号。更进一步注意到，来自偏置电路952的附加偏置输出可以被提供给模拟电路940内的组件。在某些情况下，偏置输出可以被提供给其他组件。应理解的是，虽然在图9的图示中以这种高水平示出，但许多变体和替代是可能的。
[0073]虽然已经相对于有限数量的实施例描述了本发明，本领域技术人员将认识到这些实施例的许多修改和变化。预期的是随附权利要求覆盖落入本发明的真实精神和范围内的所有这些修改和变化。
【主权项】
1.一种装置，其包括: 准备电路，其用于当提供给所述准备电路和电压调节器的电源电压足以操作所述电压调节器时输出就绪指示符； 所述电压调节器，其用于接收所述电源电压并且输出调节的电压，所述电压调节器接收来自所述准备电路的第一电流并且当所述就绪指示符未激活时基于所述第一电流控制所述调节的电压； 偏置电路，其用于接收所述调节的电压，并且所述偏置电路包括产生第一带隙偏置电流的第一电路和产生第二偏置电流的第二电路；以及 输出电路，其用于接收所述第一带隙偏置电流和所述第二偏置电流中的一个选定电流，并且基于所述第一带隙偏置电流和所述第二偏置电流中的所述一个选定电流将一个或多个偏置输出输出到一个或多个客户端电路。2.根据权利要求1所述的装置，其中当所述就绪指示符激活时，所述电压调节器将基于来自所述输出电路的所述一个或多个偏置输出之一控制所述调节的电压。3.根据权利要求1所述的装置，其中所述准备电路包括第一多个互补金属氧化物半导体电流镜即CMOS电流镜，其中所述第一多个CMOS电流镜中的一个将提供所述第一电流给所述电压调节器。4.根据权利要求1所述的装置，其中所述输出电路包括第二多个CMOS电流镜，以接收所述第一带隙偏置电流和所述第二偏置电流中的所述一个选定偏置电流，并且由其产生所述一个或多个偏置输出。5.根据权利要求4所述的装置，其中所述第一电路包括带隙核心电路并且所述第二电路包括恒定跨导电路。6.根据权利要求5所述的装置，其中所述电压调节器包括以第一功耗水平操作的第一前置放大器和以第二功耗水平操作的第二前置放大器，其中在占空循环模式的开启部分期间，所述第一前置放大器被控制以被供电，并且在所述占空循环模式的所述开启部分和断开部分期间，所述第二前置放大器被控制以被供电，所述第二功耗水平低于所述第一功耗水平。7.根据权利要求6所述的装置，其中所述电压调节器包括: 第一开关，用于当所述就绪指示符未激活时提供第一基准电压给所述第一前置放大器，并且当所述就绪指示符激活时提供第二基准电压给所述第一前置放大器； 第二开关，用于当所述就绪指示符激活时向所述电压调节器的输出装置提供所述第一前置放大器的输出，并且当所述就绪指示符未激活时向所述输出装置提供所述第一基准电压。8.根据权利要求7所述的装置，其进一步包括控制器，用于使所述恒定跨导电路能够在第一时间间隔给所述输出电路的电荷存储装置再充电，并且使所述恒定跨导电路和所述带隙核心电路能够在第二时间间隔执行所述第二偏置电流相对所述第一带隙偏置电流的校准，所述第二时间间隔大于所述第一时间间隔。9.一种方法，其包括: 在第一预定时间间隔后，退出偏置电路的休眠状态，并且使用由所述偏置电路的恒定跨导电路产生的第一偏置电流使所述偏置电路的输出电路的电荷存储装置被刷新； 在刷新所述电荷存储装置后，使所述偏置电路进入所述休眠状态； 在第二预定时间间隔后，退出所述偏置电路的所述休眠状态，并且使所述第一偏置电流与由所述偏置电路的带隙偏置电路产生的第二偏置电流进行比较，并且基于所述比较更新校准值，其中所述校准值被用于相对所述第二偏置电流校准所述第一偏置电流;以及在更新所述校准值后，使所述偏置电路进入所述休眠状态。10.根据权利要求9所述的方法，其中在所述第一预定时间间隔后退出所述休眠状态进一步包括启用所述偏置电路的调节器电路的次级前置放大器。11.根据权利要求10所述的方法，其中在所述第一预定时间间隔后退出所述休眠状态进一步包括启用所述恒定跨导电路且同时保持禁用所述带隙偏置电路。12.根据权利要求11所述的方法，其进一步包括启用所述调节器电路的初级前置放大器以使所述调节器电路输出所述调节的电压。13.根据权利要求9所述的方法，其进一步包括，在包括所述偏置电路的集成电路的激活模式中，退出所述休眠状态并且启用所述恒定跨导电路、所述带隙偏置电路以及所述调节器电路的第一前置放大器。14.根据权利要求9所述的方法，其中更新所述校准值包括在存储装置中存储耦合到所述恒定跨导电路的电流镜的电阻元件的控制设定值，用以控制所述电阻元件的电阻。15.根据权利要求9所述的方法，其进一步包括基于所述校准值确定温度，并且在此基础上更新包括所述偏置电路的所述集成电路的一个或多个器件特性。16.根据权利要求9所述的方法，其进一步包括使用状态机来控制所述偏置电路。17.—种集成电路，其包括: 多个客户端电路，所述多个客户端电路中的至少一些用于接收偏置信号；以及偏置电路，用于产生多个偏置信号并且将所述多个偏置信号中的至少一些提供给所述多个客户端电路中的一个或多个，所述偏置电路包括: 准备电路，用于指示电源电压何时足以操作所述偏置电路； 电压调节器，其耦合到所述准备电路以输出调节的电压； 第一偏置电路，用于产生第一偏置电流； 第二偏置电路，用于产生第二偏置电流；以及 输出电路，用于接收所述第一偏置电流和所述第二偏置电流中的至少一个，并且由其产生所述多个偏置信号，其中所述第一偏置电路、所述第二偏置电路和所述输出电路使用所述调节的电压来操作。18.根据权利要求17所述的集成电路，其中所述电压调节器、所述第一偏置电路和所述第二偏置电路以占空循环模式操作。19.根据权利要求17所述的集成电路，其中所述准备电路包括: 比较器，其具有: 第一输入端子，用于接收基于与绝对温度成比例的电流即PTAT电流的第一电压，所述PTAT电流由具有多个互补金属氧化物半导体电流镜即CMOS电流镜的CMOS电流发生器电路产生； 第二输入端子，用以接收对应于所述电源电压的预定部分的基准电压;和 比较电路，用于将基于所述PTAT电流的第一电压与所述基准电压比较并且输出比较值；以及 延迟电路，用于接收所述比较值并且在所述第一电压超过所述基准电压之后的阈值期间后，将就绪信号输出给所述电压调节器。20.根据权利要求17所述的集成电路，其进一步包括校准电路，用于比较所述第一偏置电流和所述第二偏置电流并且由此产生校准值，所述校准值用于控制耦合到所述第二偏置电路的电流镜的可控电阻。21.根据权利要求17所述的集成电路，其中所述电压调节器包括: 以第一功耗水平操作的第一前置放大器;和 以第二功耗水平操作的第二前置放大器，所述第二功耗水平低于所述第一功耗水平。22.根据权利要求21所述的集成电路，其中所述电压调节器包括: 第一开关，用于当所述就绪指示符未激活时提供第一基准电压给所述第一前置放大器，并且当所述电源电压足以操作所述偏置电路时提供第二基准电压给所述第一前置放大器;和 第二开关，用于当所述电源电压足以操作所述偏置电路时向所述电压调节器的输出装置提供所述第一前置放大器的输出，并且当所述电源电压不足以操作所述偏置电路时向所述输出装置提供所述第一基准电压。23.根据权利要求22所述的集成电路，其进一步包括控制器，用于使所述第二偏置电路能够在第一时间间隔给所述输出电路的电荷存储装置再充电，并且使所述第二偏置电路和所述第一偏置电路能够在第二时间间隔启用所述校准电路以比较所述第一偏置电流和所述第二偏置电流，所述第二时间间隔大于所述第一时间间隔。
【文档编号】G05F3/26GK105912068SQ201510932588
【公开日】2016年8月31日
【申请日】2015年12月15日
【发明人】P·科内奇尼, D·彼得森
【申请人】硅实验室公司