一种具有高psr特性的带隙基准电压源的制作方法
【专利摘要】本发明属于模拟电路技术领域，涉及一种具有高PSR特性的带隙基准电压源。本发明与传统的带隙基准电压源相比，主要是增加了PTAT电流，使得电路中形成了多个环路，从而提交PSR。本发明的多环路带隙基准电压源与常规的带隙基准电压源相比具有PSR非常高的特点。
【专利说明】
-种具有高PSR特性的带隙基准电压源
技术领域
[0001] 本发明属于模拟电路技术领域，设及一种具有高PSR特性的带隙基准电压源。
【背景技术】
[0002] 在模拟集成电路或混合信号集成电路设计领域，基准电压源是非常重要且常用的 模块，主要为电路提供一个不随溫度及电源电压变化的稳定偏置。随着便携式电子设备的 快速发展，对于基准电压源也提出了新的要求，高PSR(电源抑制比)基准电压源是其中一个 发展方向。近年来，提出了很多方法来提高PSR，譬如伪浮动技术，共源共栅技术，预偏置技 术等。然而，更好地提高基准电压源的PSR仍然在研究之中，因此，研究出能进一步提高基准 源的PSR具有重要的意义。
【发明内容】
[0003] 本发明所要解决的，就是为了解决常规基准电压源的PSR不高的问题，提出一种具 有高PSR特性的带隙基准电压源。
[0004] 本发明的技术方案是：一种具有高PSR特性的带隙基准电压源，包括第一醒OS管 MNl、第二醒OS管MN2、第一PMOS管MP1、第二PMOS管MP2、第一NJFET管NJFET1、第二NJFET管 NJFET2、第一 PNPS极管QPl、第二PNPS极管QP2、第SPNPS极管QP3、第一 NPN立极管QNl、第 二NPNS极管QN2、第SNPNS极管QN3、第一电阻RU第二电阻R2、第S电阻R3、第四电阻R4、 第五电阻R5、第六电阻R6、第一电容CU第二电容C2、第S电容C3、电流源II、启动电路和电 压源;第一 NJFET管NJFETl的漏极接电源，其栅极接地;第二NJFET管NJFET2的漏极接电源， 其栅极接地;第二NMOS管MN2的漏极接第一 NJFET管NJFETl的源极，第二NMOS管MN2的栅极接 第一 PMOS管MPl的漏极，第二NMOS管丽2栅极与第一 PMOS管MPl漏极的连接点通过第一电容 Cl后接地;第一PMOS管MPl的漏极接电压源的正极，电压源的负极通过第S电阻R3后接地； 第一 PMOS管MPl的源极接第二NJFET管NJ阳T2的源极，第一 PMOS管MPl的栅极接第二PMOS管 MP2的漏极;第二PMOS管MP2的源极接第二NJFET管NJFET2的源极，第二PMOS管MP2的栅极与 漏极互连;第二PMOS管MP2的漏极接电流源Il的正端，电流源Il的负端接地;发射极通过第 四电阻R4后接第二醒OS管MN2的源极，第一 PNPS极管QPl的基极接第二PNPS极管QP2的集 电极，第一 PNPS极管QPl的集电极接启动电路;第二PNPS极管QP2的发射极通过第五电阻 R5后接第二NMOS管MN2的源极，第二PNPS极管QP2的基极与集电极互连;第SPNPS极管QP3 的发射极通过第六电阻R6后接第二NMOS管MN2的源极，第SPNPS极管QP3的基极接启动电 路，第SPNPS极管QP3的集电极接第一醒OS管MNl的栅极；第一醒OS管MNl的漏极接第二 醒OS管MN2的源极，第一醒OS管MNl的源极通过第S电阻R3后接地;第一NPNS极管QNl的集 电极接启动电路，第一 NPN立极管QNl的发射极通过第一电阻Rl后接地;第二NPNS极管QN2 的集电极接第二PNPS极管QP2的集电极，第二NPNS极管QN2的发射极通过第二电阻R2后接 地;第SNPNS极管QN3的集电极接第SPNPS极管QP3的集电极，第SNPN立极管QN3的发射 极通过第二电阻R2后接地;第二电容C2与第二电阻R2并联;第=电容C2与第=电阻R3并联； 第一 NPN立极管QNl的基极、第二NPN立极管QN2的基极、第SNPN立极管QN3的基极、第一 NMOS 管MNl的源极与第=电阻R3和第=电容C3的连接点为基准电压输出端。
[0005] 本发明的有益效果为，本发明的多环路带隙基准电压源与常规的带隙基准电压源 相比具有PS巧自常高的特点。
【附图说明】
[0006] 图1为本发明的多环路高PSR带隙基准电压源电路原理图；
[0007] 图2为本发明的多环路高PSR带隙基准电压源电路环路的示意图；
[0008] 图3为本发明的多环路高PSR带隙基准电压源电路环路1的示意图；
[0009] 图4为本发明的多环路高PSR带隙基准电压源电路环路2的示意图。
【具体实施方式】
[0010] 下面结合附图，详细描述本发明的技术方案：
[0011] 本发明的电路图如图1所示，通过QNUQN2及Rl产生PTAT(Proportional to absoIute temperature)电流，与传统电路不同，QN3的电流镜像QN2电流，运样电路中有S 股PTAT电流流过电阻R2，基准电压VREF可W表示为：
[0012]
[OOU]其中賦JQNl与QN2的个数比，VT为热电压。
[0014] 本发明通过电路中多个环路的方式实现高的PSR。图2为电路的环路示意图，可W 看到包括Ioopl，l〇〇p2两个环路。下面将对分别对Ioopl和loop2进行环路的相关的计算分 析。
[0015] 图3为Ioopl的等效图，Vinl对应于图2中MN2的源端，下面将计算Vinl到VREF的增 益 rm. O
[0016] Al为MNl管的漏端到VREF的增益：
[0017]
…
[001引其中gmNl为MNl管的跨导，roNl为MNl管的输出电阻。
[0019] A2为由MN2管的源端经过R4及QP1，R5及QP2，R6及QP：3到VREF的增益，为了方便计 算，将一些参数的表达式作统一描述：由于S极管跨导gm=Ic/VT，故统一为gm;S极管的输 出电阻统一写为ro;电阻R4、R5、R6统一写为R，由此可得：
[0021] 环路增益盼A3为：[0022]
(3) (2)
[0020] )
[0023 ]由于ro〉〉R，roNl〉〉R，由式（1)，（2)，（3)可W化简得到loop 1的增益为：
[0024] (4)
[002引 D到VREF有两条通路及一个环路。其中A4为 NJ阳 Tl
[0026] (5)
[0027]
[002引 "、 KOJ
[0029] 其中（5)，（ 6)式中 gmNJ1、gmNJ2是NJFET1、NJFET2 的跨导，简化时统一写作gmNJ; roNJl、roNJ2是NJFETUNJFET2的输出电阻，简化时统一写作roNJ;gmN2是MN2管的跨导； roN2是丽2管的输出电阻;roPl是MPl管的输出电阻。
[0030] 由干;ro〉〉R，;ro〉〉Rl，由此，式（6)化简巧：
[0031]
[0032]
[0033] (8)
[0034]
[003引 （9)
[0036]
[0037]
[003引由W上分析可W得到本电路的PSR表达式，很容易看出本电路的PSR相对于传统电 路非常高。
【主权项】
1. 一种具有高PSR特性的带隙基准电压源，包括第一匪OS管丽I、第二匪OS管丽2、第一 PMOS 管 MPl、第二 PMOS 管 MP2、第一 NJFET 管 NJFET1、第二 NJFET 管 NJFET2、第一 PNP 三极管 QPl、 第二PNP三极管QP2、第三PNP三极管QP3、第一 NPN三极管QNl、第二NPN三极管QN2、第三NPN三 极管QN3、第一电阻RU第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第 一电容Cl、第二电容C2、第三电容C3、电流源II、启动电路和电压源;第一NJFET管NJFETl的 漏极接电源，其栅极接地;第二NJFET管NJFET2的漏极接电源，其栅极接地;第二匪OS管MN2 的漏极接第一 NJFET管NJFETl的源极，第二匪OS管MN2的栅极接第一 PMOS管MPl的漏极，第二 匪OS管丽2栅极与第一 PMOS管MPl漏极的连接点通过第一电容Cl后接地;第一 PMOS管MPl的 漏极接电压源的正极，电压源的负极通过第三电阻R3后接地;第一 PMOS管MPl的源极接第二 NJFET管NJFET2的源极，第一 PMOS管MPl的栅极接第二PMOS管MP2的漏极；第二PMOS管MP2的 源极接第二NJFET管NJFET2的源极，第二PMOS管MP2的栅极与漏极互连;第二PMOS管MP2的漏 极接电流源Il的正端，电流源Il的负端接地;发射极通过第四电阻R4后接第二NMOS管MN2的 源极，第一 PNP三极管QPl的基极接第二PNP三极管QP2的集电极，第一 PNP三极管QPl的集电 极接启动电路;第二PNP三极管QP2的发射极通过第五电阻R5后接第二NMOS管MN2的源极，第 二PNP三极管QP2的基极与集电极互连;第三PNP三极管QP3的发射极通过第六电阻R6后接第 二NMOS管MN2的源极，第三PNP三极管QP3的基极接启动电路，第三PNP三极管QP3的集电极接 第一 NMOS管MNl的栅极;第一 NMOS管MNl的漏极接第二NMOS管MN2的源极，第一 NMOS管MNl的 源极通过第三电阻R3后接地;第一 NPN三极管QNl的集电极接启动电路，第一 NPN三极管QNl 的发射极通过第一电阻Rl后接地;第二NPN三极管QN2的集电极接第二PNP三极管QP2的集电 极，第二NPN三极管QN2的发射极通过第二电阻R2后接地;第三NPN三极管QN3的集电极接第 三PNP三极管QP3的集电极，第三NPN三极管QN3的发射极通过第二电阻R2后接地;第二电容 C2与第二电阻R2并联;第三电容C2与第三电阻R3并联;第一 NPN三极管QNl的基极、第二NPN 三极管QN2的基极、第三NPN三极管QN3的基极、第一 NMOS管MNl的源极与第三电阻R3和第三 电容C3的连接点为基准电压输出端。
【文档编号】G05F1/56GK105955381SQ201610436883
【公开日】2016年9月21日
【申请日】2016年6月16日
【发明人】周泽坤, 董瑞凯, 张家豪, 石跃, 王卓, 张波
【申请人】电子科技大学