一种电流源及用于dac的偏置电路的制作方法
【专利摘要】一种电流源及用于DAC的偏置电路，所述电流源包括：基准电流源、第一I-V转换单元和第一V-I转换单元组成的第一镜像结构、第二I-V转换单元和第二V-I转换单元组成的第二镜像结构、第三I-V转换单元和第三V-I转换单元组成的第三镜像结构。所述电流源及用于DAC的偏置电路输出精度高。
【专利说明】
_种电流源及用于DAG的偏置电路
技术领域
[0001]本发明涉及电子领域，尤其涉及一种电流源及用于DAC的偏置电路。
【背景技术】
[0002]随着电子技术的不断发展，电流源的应用十分广泛，特别是高精度电流源的应用，例如电流源可以应用于模拟数字转换电路。数字模拟转换器(Digital to AnalogConvertor, DAC)是数字世界和模拟世界之间的桥梁。人类生活在模拟世界中，虽然数字器件及设备的比重日益增强，但是DAC的发展仍是必不可少的。DAC现已广泛用于多种领域，从航空航天、国防军事到民用通信、多媒体、数字信号处理，都涉及到DAC的应用。随着集成电路的S0C(System On Chip)趋势，对实现高性能嵌入化的DAC的要求越来越高。
[0003]但是，目如电流源的精度有待提尚。
【发明内容】
[0004]本发明解决的问题是提高电流源输出精度。
[0005]为解决上述问题，本发明提供一种电流源。所述电流源包括:基准电流源、第一1-V转换单元和第一 V-1转换单元组成的第一镜像结构、第二 1-V转换单元和第二 V-1转换单元组成的第二镜像结构、第三1-V转换单元和第三V-1转换单元组成的第三镜像结构；
[0006]所述第一 1-V转换单元的第一输入端与所述基准电流源的输出端相连接，所述第一ι-ν转换单元的第二输入端适于连接至第一电压，所述第一 1-V转换单元电压输出端与所述第一 V-1转换单元的电压输入端相连接；
[0007]所述第一 V-1转换单元的第一输入端适于连接至第一电压，所述第一 V-1转换单元的输出端连接至所述第二 1-V转换单元的第一输入端；
[0008]所述第二 1-V转换单元的第二输入端适于连接至第二电压，所述第二 1-V转换单元的电压输出端连接至所述第二 V-1转换单元的电压输入端，所述第二 V-1转换单元的输出端连接至所述第三1-V转换单元第一输入端；
[0009]所述第三Ι-v转换单元的第二输入端适于连接至第三电压，所述第三1-V转换单元的电压输出端与所述第三V-1转换单元的电压输入端相连接；
[0010]第三V-1转换单元的第一输入端适于连接至第三电压，所述第三V-1转换单元的输出端作为所述电流源的输出端。
[0011]可选的，所述基准电流源包括:NM0S管、放大器、电阻；
[0012]所述放大器的一输入端适于连接至参考电压源的输出电压，另一输入端连接至所述NMOS管的源极，所述放大器的输出端连接至所述NMOS管的栅极；
[0013]所述NMOS管的源极连接至所述电阻的一端，所述电阻的另一端连接至所述第二电压，所述NMOS管的漏极作为所述基准电流源的输出端。
[0014]可选的，所述第一镜像结构包括:第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS 管；
[0015]所述第一 PMOS管的漏极连接至所述基准电流源的输出端和所述第二 PMOS管的栅极，所述第一 PMOS管的源极连接至所述第二 PMOS管的漏极，所述第一 PMOS管的栅极连接至所述第四PMOS管的栅极；
[0016]所述第二 PMOS管的源极适于连接至所述第一电压，所述第二 PMOS管的栅极连接至所述第三PMOS管的栅极；
[0017]所述第三PMOS管的源极适于连接至所述第一电压，所述第三PMOS管的漏极连接至所述第四PMOS管的源极；
[0018]所述第四PMOS管的漏极作为所述第一 V-1转换单元的输出端。
[0019]根据权利要求1所述的电流源，其特征在于，所述第二镜像结构包括:第五NMOS管和第六NMOS管；
[0020]所述第五NMOS管的漏极连接至所述第一 V-1转换单元的输出端，所述第五NMOS管的栅极与所述第五NMOS管的漏极、所述第六NMOS管的栅极相连接，所述第五NMOS管的源极适于连接至所述第二电压；
[0021]所述第六NMOS管的源极适于连接至所述第二电压，所述第六NMOS管的漏极作为所述第二 V-1转换单元的输出端。
[0022]可选的，所述第三镜像结构包括:第七PMOS管、第八PMOS管、第九PMOS管以及第十PMOS管；
[0023]所述第七PMOS管的漏极与所述第二 V-1转换单元的输出端相连接，所述第七PMOS管的栅极与所述第七PMOS管的漏极、所述第十PMOS管的栅极相连接，所述第七PMOS管的源极与所述第八PMOS管的漏极相连接；
[0024]所述第八PMOS管的漏极与所述第八PMOS管的栅极相连接，所述第八PMOS管的源极适于连接至所述第三电压，所述第八PMOS管的栅极连接至所述第九PMOS关的栅极；
[0025]所述第九PMOS管的源极适于连接至所述第三电压，所述第九PMOS管的漏极连接至所述第十PMOS管的源极；
[0026]所述第十PMOS管的漏极作为所述第三V-1转换单元的输出端。
[0027]本发明实施例还提供一种用于DAC的偏置电路，包括:
[0028]电流源、第^^一 PMOS管、第十二 PMOS管、第一电阻、第二电阻；
[0029]所述第十一 PMOS管的源极连接至所述电流源的输出端，所述第十一 PMOS管的栅极连接至第一控制电压，所述第十一 PMOS管的漏极连接至所述第一电阻的一端，并作为所述偏置电路的第一输出端，所述第一电阻的另一端适于连接至所述第二电压；
[0030]第十二 PMOS管的源极连接至所述电流源的输出端，所述第十二 PMOS管的栅极连接至第二控制电压，所述第十二 PMOS管的漏极连接至所述第二电阻的一端，并作为所述偏置电路的第二输出端，所述第二电阻的另一端适于连接至所述第二电压。
[0031]与现有技术相比，本发明实施例的技术方案具有以下优点:
[0032]通过使用三组V-1转换单元和1-V转换单元，使得作为电流源输出端的第三V-1转换单元的第二输入端连接至第三电压，而与基准电流源的输出相连的第一 ι-v转换单元的第一输入端连接至第一电压，从而与电流源输出端相连的外部电路不会对基准电流源产生干扰；由于第三ι-ν转换单元的第二输入端和第三V-1转换单元的第一输入端均连接至第三电压，属于同一个电压域，从而减少电流源输出电流受电压变化影响，提高电流源输出电流的精度。
【附图说明】
[0033]图1是本发明实施例中一种电流源示意图；
[0034]图2是本发明实施例中一种基准电流源的结构图；
[0035]图3是本发明实施例中一种第一镜像结构；
[0036]图4是本发明实施例中一种第二镜像结构；
[0037]图5是本发明实施例中一种第三镜像结构；
[0038]图6是本发明实施例中一种用于DAC偏置的输出电路；
[0039]图7是本发明实施例中一种DAC的偏置电路；
[0040]图8是传统的电压偏置(VOLTAGE BIAS)电路；
[0041]图9是传统的电压型偏置的仿真结果；
[0042]图10是如图7所示的电流源的仿真结果。
【具体实施方式】
[0043]如前所述，目前电流源的精度有待提高。
[0044]本发明实施例通过使用三组V-1转换单元和1-V转换单元，使得作为电流源输出端的第三V-1转换单元的第二输入端连接至第三电压，而与基准电流源的输出相连的第一1-V转换单元的第一输入端连接至第一电压，从而与电流源输出端相连的外部电路不会对基准电流源产生干扰；由于第三ι-ν转换单元的第二输入端和第三V-1转换单元的第一输入端均连接至第三电压，属于同一个电压域，从而减少电流源输出电流受电压变化影响，提高电流源输出电流的精度。
[0045]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0046]图1是本发明实施例中一种电流源示意图，下面结合图1对本发明实施例中电流源进行说明。
[0047]电流源10包括:基准电流源14、第一 1-V转换单元111和第一 V-1转换单元112组成的第一镜像结构11、第二 1-V转换单元121和第二 V-1转换单元122组成的第二镜像结构12、第三1-V转换单元131和第三V-1转换单元132的第三镜像结构13。其中:
[0048]第一 1-V转换单元111的第一输入端与基准电流源14的输出端相连接，第一 I_V转换单元111的第二输入端适于通过端口 Pll连接至第一电压，第一 1-V转换单元111的电压输出端与第一 V-1转换单元112的电压输入端相连接；
[0049]第一 V-1转换单元112的第一输入端适于通过端口 Pll连接至第一电压，所述第一V-1转换单元112的输出端连接至第二 1-V转换单元121的第一输入端；
[0050]第二 1-V转换单元121的第二输入端适于通过端口 P12连接至第二电压，所述第二1-V转换单元121的电压输出端连接至第二 V-1转换单元122的电压输入端，第二 V-1转换单元122的输出端连接至第三1-V转换单元131第一输入端；
[0051]第三1-V转换单元131的第二输入端适于通过端口 P3连接至第三电压，所述第三1-V转换单元131的电压输出端与第三V-1转换单元132的电压输入端相连接；
[0052]第三V-1转换单元132的第一输入端适于通过端口 P13连接至第三电压，第三V-1转换单元132的输出端Pout作为电流源10的输出端。
[0053]本发明实施例通过使用三组V-1转换单元和1-V转换单元，使得作为电流源输出端的第三V-1转换单元132的第二输入端连接至第三电压，而与基准电流源的输出相连的第一 1-V转换单元111的第一输入端连接至第一电压，从而与电流源输出端相连的外部电路不会对基准电流源产生干扰；由于第三1-V转换单元131的第二输入端和第三V-1转换单元132的第一输入端均连接至第三电压，属于同一个电压域，从而减少电流源10输出电流受电压变化影响，提高电流源10输出电流的精度。
[0054]在具体实施中，基准电流源可以是多种不同结构的基准电流源。
[0055]图2是本发明实施例中一种基准电流源的结构图，下面结合图2进行详细说明。
[0056]基准电流源20包括:NM0S管M21、放大器21、电阻R21。其中:
[0057]放大器20的正相输入端适于通过端口 P21连接至参考电压源(图中未示出)的输出电压，负向输入端连接至NMOS管M21的源极，放大器21的输出端连接至NMOS管M21的栅极；
[0058]NMOS管M21的源极连接至电阻R21的一端，电阻R21的另一端通过端口 P22连接至所述第二电压，?OS管M21的漏极作为所述基准电流源的输出端，也就是P23。
[0059]在具体实施中，第一镜像结构包括:第一 1-V转换单元和第一 V-1转换单元，可以是简单电流镜、共源共栅电流镜、低压电流镜或其他形式电流镜。
[0060]图3是本发明实施例中一种第一镜像结构，下面结合图3进行说明。
[0061]第一镜像结构30包括:第一 PMOS管M31、第二 PMOS管M32、第三PMOS管M33、第四PMOS管M34。其中:
[0062]第一 PMOS管M31的漏极通过端口 P32连接至所述基准电流源的输出端和所述第二PMOS管M32的栅极，第一 PMOS管M31的源极连接至所述第二 PMOS管M32的漏极，第一PMOS管M31的栅极连接至第四PMOS管M34的栅极；
[0063]第二 PMOS管M32的源极适于通过端口 P31连接至所述第一电压，第二 PMOS管M32的栅极连接至第三PMOS管M33的栅极；
[0064]第三PMOS管M33的源极适于通过端口 P31连接至所述第一电压，第三PMOS管M33的漏极连接至第四PMOS管M34的源极；
[0065]第四PMOS管M34的漏极作为所述第一 V-1转换单元的输出端，也就是图中端口P33。
[0066]在具体实施中，第二镜像结构包括:第二 1-V转换单元和第二 V-1转换单元，可以是简单电流镜、共源共栅电流镜、低压电流镜或其他形式电流镜。
[0067]图4是本发明实施例中一种第二镜像结构，下面结合图4进行说明。
[0068]第二镜像结构40包括:第五NMOS管M41和第六NMOS管M42，其中第五NMOS管M41的漏极通过端口 P41连接至第一 V-1转换单元的输出端，第五NMOS管M41的栅极与第五NMOS管M41的漏极、第六NMOS管M42的栅极相连接，第五NMOS管M41的源极适于通过端口 P43连接至所述第二电压；第六NMOS管M42的源极适于通过端口 P43连接至所述第二电压，第六NMOS管M42的漏极作为所述第二 V-1转换单元的输出端。
[0069]在具体实施中，第二镜像结构包括:第二 1-V转换单元和第二 V-1转换单元，可以是简单电流镜、共源共栅电流镜、低压电流镜或其他形式电流镜。
[0070]图5是本发明实施例中一种第三镜像结构，下面结合图5进行说明。
[0071]第三镜像结构50包括:第七PMOS管M51、第八PMOS管M52、第九PMOS管M53以及第十PMOS管M54。其中:
[0072]第七NMOS管M51的漏极通过端口 P52与所述第二 V-1转换单元的输出端相连接，第七NMOS管M51的栅极与第七NMOS管M51的漏极、第十NMOS管M54的栅极相连接，第七NMOS管M51的源极与第八NMOS管M52的漏极相连接；
[0073]第八NMOS管M52的漏极与第八NMOS管M52的栅极相连接，第八NMOS管M52的源极适于通过端口 P51连接至所述第三电压，第八NMOS管M52的栅极连接至所述第九PMOS管M53的栅极；
[0074]第九NMOS管M53的源极适于通过端口 P51连接至所述第三电压，第九NMOS管M53的漏极连接至第十NMOS管M54的源极；
[0075]第十NMOS管M54的漏极作为所述第三V-1转换单元的输出端，如图中P53。
[0076]本发明实施例还提供一种用于DAC的偏置电路，包括:前述电流源和用于DAC偏置的输出电路。图6是本发明实施例中一种用于DAC偏置的输出电路，包括:第i^一 PMOS管M61、第十二 PMOS管M62、第一电阻R61、第二电阻R62。其中:
[0077]第十一 PMOS管M61的源极通过端口 P61连接至所述电流源(图中未示出)的输出端，第i^一 PMOS管M61的栅极连接至第一控制电压，第i^一 PMOS管M61的漏极连接至第一电阻R61的一端，并作为所述偏置电路的第一输出端V0P，第一电阻R61的另一端适于通过端口 P64连接至所述第二电压；
[0078]第十二 PMOS管的源极通过端口 P61连接至所述电流源的输出端，第十二 PMOS管M62的栅极连接至第二控制电压，第十二 PMOS管M62的漏极连接至所述第二电阻R62的一端，并作为所述偏置电路的第二输出端，所述第二电阻R62的另一端适于通过端口 P65连接至所述第二电压。
[0079]由于工艺中的金属线等存在寄生的电阻，在电流流过时会产生压降，这样电源线在到达IC是会产生电源损失。对于应用在视频领域的DAC而言，由于输出几十毫安的电流，这样的电源损失会更严重。那么不同的DAC，或同一个DAC的不同通道之间，输出会存在误差，这样的误差会使视频信号变差。本发明实施例在传统DAC结构的基础上，通过改变偏置电路，改变输出的实现方式，进而在存在电源损失的情况下，使DAC的输出误差变小，保持视频信号优良。
[0080]在一具体实施例中，DAC的偏置电路如图7所示，包括:NM0S管MO、放大器0ΡΑΜΡ、电阻R0、第一 PMOS管M2、第二 PMOS管Ml、第三PMOS管M7、第四PMOS管M8、第五NMOS管M9和第六NMOS管M10、第七PMOS管M12、第八PMOS管Mil、第九PMOS管M3以及第十PMOS管M4、第^^一 PMOS管M5、第十二 PMOS管M6、第一电阻R1、第二电阻R2。其中第三PMOS管M7、第四PMOS管M8、第五NMOS管M9和第六NMOS管MlO组成电流偏置电路CURRENT BIAS的核心电路71，第九PMOS管M3以及第十PMOS管M4、第^^一 PMOS管M5、第十二 PMOS管M6，电阻Rl、R2组成DAC的单位电流源电路MSB (Most Significant Bit)72。
[0081]其中标准电流源的输出电流，也就是偏置电流IB由下式得出:IB = VREF/R0。
[0082]其中VREF为精度比较高的参考电压，RO为精度比较高的片外电阻。这样IB就为不随电源电压VDD变化的准确的偏置电流。
[0083]电流源的输出电流頂SB通过设置第七PMOS管Ml2和第十PMOS管M4的尺寸比例、以及第八PMOS管Mll和第九PMOS管M3的尺寸比例均为1，则頂SB = IB。这样通过开关控制信号SC和SCB控制流过PMOS管M5，M6的电流，得到输出电压VOP = IMSB*R1 = IB*R1或者VON = IMSB*R2 = IB*R2。这里第^^一 PMOS管M5、第十二 PMOS管M6不能同时导通。
[0084]根据MOS管饱和区的电流公式，PMOS管Mll和M3的饱和电流頂SB=0.5*μp*Cox*(W11/Ll I)*(VDD10-VB3-VTHP11) 2= 0.5*μp*Cox*(W3/L3)*(VDD10-VB3-VTHP3)2，其中μρ为迀移率，Cox为单位面积的栅氧电容，W11/L11为Mil的宽长比，VTHP11为Ml I的阈值电压，W3/L3为M3的宽长比，VTHP3为M3的阈值电压，VDD1为MSB的电源电压，VB3为Mll和M3的栅极电压。这里VTHPll = VTHP3，设置W11/L11 =W3/L3，那么頂SB就不会受到电源电压VDD1的影响而等于偏置电流IB。
[0085]传统的电压偏置(VOLTAGE BIAS)电路如图8所示，其中PMOS管Ml、M2共同组成VOLTAGE BIAS的核心电路81。右边的MSB电路82与本发明实施例中电流偏置电路相同。偏置电流与本发明实施例中的偏置电流相同，都是IB = VREF/R0。
[0086]根据MOS管饱和区的电流公式，第二 PMOS管Ml的饱和电流为IB =
0.5* μ p*Cox* (ffl/Ll) * (VDD-VB1-VTHP1) 2；M3 的饱和电流为 IMSB = 0.5* μ p*Cox* (W3/L3)*(VDD10-VB1-VTHP3)2，其中μρ为迀移率，Cox为单位面积的栅氧电容，W1/L1为Ml的宽长比，VTHPl为Ml的阈值电压，W3/L3为M3的宽长比，VTHP3为M3的阈值电压，VDD1为MSB的电源电压，VBl为Mll和M3的栅极电压。这里VTHPll = VTHP3，设置Wll/Lll = W3/L3o
[0087]由于制造工艺存在寄生电阻，流过寄生电阻产生电压压降，由于流过VDD和VDD1的电流不等，又很难调整寄生电阻的大小，这样这里的VDD和VDD1就会存在压差△ V，那么IB 幸 IMSB0
[0088]这样，DAC的输出电流頂SB就会随着压差Δ V的不同而不同，降低了 DAC的高性能可靠性，在产品上就会存在视频信号变差的风险，造成客户量产失败。
[0089]图9给出了传统的电压型偏置的仿真结果，可以看出如图8所示的传统DAC单位电流源MSB随电源电压压差也就是VDD和VDD1的压差Δ V的变化范围为333.9uA。图10给出了如图7所示的电流源的仿真结果，可以看出DAC单位电流源MSB随电源电压压差△ V的变化范围明显减小，只有0.48uA。
[0090]本发明实施例通过使用三组V-1转换单元和1-V转换单元，使得作为电流源输出端的第三V-1转换单元的第二输入端连接至第三电压，而与基准电流源的输出相连的第一1-V转换单元的第一输入端连接至第一电压，从而与电流源输出端相连的外部电路不会对基准电流源产生干扰；由于第三1-V转换单元的第二输入端和第三V-1转换单元的第一输入端均连接至第三电压，属于同一个电压域，从而减少电流源输出电流受电压变化影响，提高电流源输出电流的精度。
[0091]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种电流源，其特征在于，包括:基准电流源、第一 1-V转换单元和第一 V-1转换单元组成的第一镜像结构、第二 1-V转换单元和第二 V-1转换单元组成的第二镜像结构、第三1-V转换单元和第三V-1转换单元组成的第三镜像结构； 所述第一 1-V转换单元的第一输入端与所述基准电流源的输出端相连接，所述第一1-V转换单元的第二输入端适于连接至第一电压，所述第一 1-V转换单元电压输出端与所述第一 V-1转换单元的电压输入端相连接； 所述第一 V-1转换单元的第一输入端适于连接至第一电压，所述第一 V-1转换单元的输出端连接至所述第二 1-V转换单元的第一输入端； 所述第二 1-V转换单元的第二输入端适于连接至第二电压，所述第二 1-V转换单元的电压输出端连接至所述第二 V-1转换单元的电压输入端，所述第二 V-1转换单元的输出端连接至所述第三1-V转换单元第一输入端； 所述第三1-V转换单元的第二输入端适于连接至第三电压，所述第三1-V转换单元的电压输出端与所述第三V-1转换单元的电压输入端相连接； 第三V-1转换单元的第一输入端适于连接至第三电压，所述第三V-1转换单元的输出端作为所述电流源的输出端。2.根据权利要求1所述的电流源，其特征在于，所述基准电流源包括=NMOS管、放大器、电阻； 所述放大器的一输入端适于连接至参考电压源的输出电压，另一输入端连接至所述NMOS管的源极，所述放大器的输出端连接至所述NMOS管的栅极； 所述NMOS管的源极连接至所述电阻的一端，所述电阻的另一端连接至所述第二电压，所述NMOS管的漏极作为所述基准电流源的输出端。3.根据权利要求1所述的电流源，其特征在于，所述第一镜像结构包括:第一PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管； 所述第一 PMOS管的漏极连接至所述基准电流源的输出端和所述第二 PMOS管的栅极，所述第一 PMOS管的源极连接至所述第二 PMOS管的漏极，所述第一 PMOS管的栅极连接至所述第四PMOS管的栅极； 所述第二 PMOS管的源极适于连接至所述第一电压，所述第二 PMOS管的栅极连接至所述第三PMOS管的栅极； 所述第三PMOS管的源极适于连接至所述第一电压，所述第三PMOS管的漏极连接至所述第四PMOS管的源极； 所述第四PMOS管的漏极作为所述第一 V-1转换单元的输出端。4.根据权利要求1所述的电流源，其特征在于，所述第二镜像结构包括:第五NMOS管和第六NMOS管； 所述第五NMOS管的漏极连接至所述第一 V-1转换单元的输出端，所述第五NMOS管的栅极与所述第五NMOS管的漏极、所述第六NMOS管的栅极相连接，所述第五NMOS管的源极适于连接至所述第二电压； 所述第六NMOS管的源极适于连接至所述第二电压，所述第六NMOS管的漏极作为所述第二 V-1转换单元的输出端。5.根据权利要求1所述的电流源，其特征在于，所述第三镜像结构包括:第七PMOS管、第八PMOS管、第九PMOS管以及第十PMOS管； 所述第七PMOS管的漏极与所述第二 V-1转换单元的输出端相连接，所述第七PMOS管的栅极与所述第七PMOS管的漏极、所述第十PMOS管的栅极相连接，所述第七PMOS管的源极与所述第八PMOS管的漏极相连接； 所述第八PMOS管的漏极与所述第八PMOS管的栅极相连接，所述第八PMOS管的源极适于连接至所述第三电压，所述第八PMOS管的栅极连接至所述第九PMOS管的栅极； 所述第九PMOS管的源极适于连接至所述第三电压，所述第九PMOS管的漏极连接至所述第十PMOS管的源极； 所述第十PMOS管的漏极作为所述第三V-1转换单元的输出端。6.一种用于DAC的偏置电路，其特征在于，包括: 如权利要求1至5任一项所述的电流源、第i^一 PMOS管、第十二 PMOS管、第一电阻、第二电阻； 所述第十一 PMOS管的源极连接至所述电流源的输出端，所述第十一 PMOS管的栅极连接至第一控制电压，所述第十一 PMOS管的漏极连接至所述第一电阻的一端，并作为所述偏置电路的第一输出端，所述第一电阻的另一端适于连接至所述第二电压； 第十二 PMOS管的源极连接至所述电流源的输出端，所述第十二 PMOS管的栅极连接至第二控制电压，所述第十二 PMOS管的漏极连接至所述第二电阻的一端，并作为所述偏置电路的第二输出端，所述第二电阻的另一端适于连接至所述第二电压。
【文档编号】G05F3/28GK105988501SQ201510089888
【公开日】2016年10月5日
【申请日】2015年2月27日
【发明人】陈春鹏
【申请人】中芯国际集成电路制造(上海)有限公司