一种无外置电容的大功率ldo电路的制作方法
【技术领域】
[0001]本实用新型涉及微电子技术领域，尤其涉及一种无外置电容的大功率LDO电路。
【背景技术】
[0002]随着半导体工艺的进步和电子市场越来越苛刻的要求，中央处理器、数字信号处理器、可编程逻辑器件等核心元器件速度越来越快，集成度越来越高，对供电电源的要求也越来越苛刻。传统的外部补偿的LDO电路，补偿电容大，应用电路复杂，不符合系统小型化的发展趋势。本发明涉及一种内部补偿的线形电压调整器，无需外置大补偿电容，通过内部电路结构的改进即可保证系统稳定工作，并可以提供较大的功率输出，可方便的与核心元器件配合工作。
【发明内容】
[0003]本实用新型的目的是提供一种无外置电容的大功率LDO电路，它通过内部环路补偿保证了系统无需外部大补偿电容也可稳定工作，同时通过NMOS做功率器件，提高了系统的响应速度，保证了 LDO的输出功率。
[0004]为实现上述目的，本实用新型通过下述技术方案予以实现:
[0005]一种无外置电容的大功率LDO电路，由I个误差放大器EA、1个运算放大器0P、2个电容C1、C2、3个电阻R1、R2、R3和I个N型MOS管Mpass组成，其特征在于，其电路连接方式为:
[0006]基准电压Vref与误差放大器EA的同相输入端连接；误差放大器EA的输出端、运算放大器OP的同相输入端与电容Cl的一端连接；电容Cl的另一端与电阻Rl的一端相连；电阻Rl的另一端与地GND连接；运算放大器OP的反相输入端、运算放大器OP的输出端、电容C2的一端与N型MOS管Mpass的栅端连接；电容C2的另一端与地GND连接；N型MOS管Mpass的漏端与电源Vin连接；N型MOS管Mpass的源端与电阻R3的一端连接，作为LDO的输出Vout ;电阻R3的另一端、电阻R2的一端与误差放大器的反相输入端连接；电阻R2的另一端与地GND连接。
[0007]该无外置电容的大功率LDO工作原理如下:
[0008]在LDO工作时，LDO输出电压通过R3和R2进行分压然后连接到误差放大器EA的负输入端，误差放大器EA将该分压得到的电压值与基准电压Vref的差值进行放大，并将误差放大得到电压连接到运算放大器OP的正输入端；运算放大器OP的输出端与其负输入端相连，作为误差放大器EA的输出与输出MOS管Mpass之间的缓冲。整个LDO系统形成一个负反馈环路，当LDO稳定时，R3和R2的分压值与基准电压Vref相等，因此可以得到LDO的输出电压Vout:
[0009]Vot=Vref* (1+R3/R2)
[0010]该LDO通过在N型MOS管Mpass的栅端加上内置电容C2来降低LDO环路的主极点频率，同时通过在误差放大器EA的输出端加上电容Cl和电阻Rl来产生一个零点来抵消次主极点的影响，从而保证系统的稳定。
[0011]所述的运算放大器包括I个电流源、5个P型MOS管、3个N型MOS管、I个电阻、I个电容，其电路连接方式为:
[0012]第零P型MOS管MPO的漏极、第零P型MOS管MPO的栅极、电流源I的输入端、第四P型MOS管MP4的栅极与第一 P型MOS管MPl的栅极连接；第一 P型MOS管MPl的漏极、第二 P型MOS管MP2的源极与第三P型MOS管MP3的源极连接；该运算放大器的同向输入端口 VP与第三P型MOS管MP3的栅极连接；该运算放大器的反向输入端口 VN与第二 P型MOS管MP2的栅极连接；第二 P型MOS管MP2的漏极、第零N型MOS管MNO的栅极、第零N型MOS管MNO的漏极与第一 N型MOS管丽I的栅极连接；第三P型MOS管MP3的漏极、第一 N型MOS管丽I的漏极、电容Ce的一端与第二 N型MOS管丽2的栅极连接；第四P型MOS管MP4的漏极、电阻Re的一端、第二 N型MOS管丽2的漏极与运放的输出端Vout连接，电阻Re的另一端与电容Ce的另一端连接；第零P型MOS管MPO的源极、第一 P型MOS管MPl的源极、第四P型MOS管MP4的源极与电源VDD连接；第零N型MOS管MNO的源极、第一 N型MOS管丽I的源极、第二 N型MOS管丽2的源极、电流源I的流出端与地GND连接。
[0013]本实用新型的有益效果为:无需外置大补偿电容，通过内部电路结构的改进即可保证系统稳定工作，并可以提供较大的功率输出，可方便的与核心元器件配合工作。
【附图说明】
[0014]图1为本实用新型无外置电容的大功率LDO电路结构图。
[0015]图2为本实用新型运算放大器电路结构图。
【具体实施方式】
[0016]下面结合附图对本实用新型的【具体实施方式】作进一步详细地描述。
[0017]如图1所示，一种无外置电容的大功率LDO由I个误差放大器(EA)、1个运算放大器(OP)、2个电容(Cl和C2)、3个电阻(R1、R2和R3)和I个N型MOS管(Mpass)组成，其电路连接方式为:
[0018]基准电压Vref与误差放大器EA的同相输入端连接；误差放大器EA的输出端、运算放大器OP的同相输入端与电容Cl的一端连接；电容Cl的另一端与电阻Rl的一端相连；电阻Rl的另一端与地GND连接；运算放大器OP的反相输入端、运算放大器OP的输出端、电容C2的一端与N型MOS管Mpass的栅端连接；电容C2的另一端与地GND连接；N型MOS管Mpass的漏端与电源Vin连接；N型MOS管Mpass的源端与电阻R3的一端连接，作为LDO的输出Vout ;电阻R3的另一端、电阻R2的一端与误差放大器的反相输入端连接；电阻R2的另一端与地GND连接。
[0019]如图2所示，所述的运算放大器包括I个电流源、5个P型MOS管、3个N型MOS管、I个电阻、I个电容，其电路连接方式为:
[0020]第零P型MOS管MPO的漏极、第零P型MOS管MPO的栅极、电流源I的输入端、第四P型MOS管MP4的栅极与第一 P型MOS管MPl的栅极连接；第一 P型MOS管MPl的漏极、第二 P型MOS管MP2的源极与第三P型MOS管MP3的源极连接；该运算放大器的同向输入端口 VP与第三P型MOS管MP3的栅极连接；该运算放大器的反向输入端口 VN与第二 P型MOS管MP2的栅极连接；第二 P型MOS管MP2的漏极、第零N型MOS管MNO的栅极、第零N型MOS管MNO的漏极与第一 N型MOS管丽I的栅极连接；第三P型MOS管MP3的漏极、第一 N型MOS管丽I的漏极、电容Ce的一端与第二 N型MOS管丽2的栅极连接；第四P型MOS管MP4的漏极、电阻Re的一端、第二 N型MOS管丽2的漏极与运放的输出端Vout连接。电阻Re的另一端与电容Ce的另一端连接；
[0021]第零P型MOS管MPO的源极、第一 P型MOS管MPl的源极、第四P型MOS管MP4的源极与电源VDD连接；
[0022]第零N型MOS管MNO的源极、第一 N型MOS管丽I的源极、第二 N型MOS管丽2的源极、电流源I的流出端与地GND连接。
[0023]上述实施例和说明书中描述的只是说明本实用新型的原理和最佳实施例，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。
【主权项】
1.一种无外置电容的大功率LDO电路，由I个误差放大器EA、I个运算放大器0P、2个电容C1、C2、3个电阻R1、R2、R3和I个N型MOS管Mpass组成，其特征在于，其电路连接方式为: 基准电压Vref与误差放大器EA的同相输入端连接；误差放大器EA的输出端、运算放大器OP的同相输入端与电容Cl的一端连接；电容Cl的另一端与电阻Rl的一端相连；电阻Rl的另一端与地GND连接；运算放大器OP的反相输入端、运算放大器OP的输出端、电容C2的一端与N型MOS管Mpass的栅端连接；电容C2的另一端与地GND连接；N型MOS管Mpass的漏端与电源Vin连接；N型MOS管Mpass的源端与电阻R3的一端连接，作为LDO的输出Vout ;电阻R3的另一端、电阻R2的一端与误差放大器的反相输入端连接；电阻R2的另一端与地GND连接。
2.根据权利要求1所述的一种无外置电容的大功率LDO电路，其特征在于:所述的运算放大器包括I个电流源、5个P型MOS管、3个N型MOS管、I个电阻、I个电容，其电路连接方式为: 第零P型MOS管MPO的漏极、第零P型MOS管MPO的栅极、电流源I的输入端、第四P型MOS管MP4的栅极与第一 P型MOS管MPl的栅极连接；第一 P型MOS管MPl的漏极、第二P型MOS管MP2的源极与第三P型MOS管MP3的源极连接；该运算放大器的同向输入端口VP与第三P型MOS管MP3的栅极连接；该运算放大器的反向输入端口 VN与第二 P型MOS管MP2的栅极连接；第二 P型MOS管MP2的漏极、第零N型MOS管MNO的栅极、第零N型MOS管MNO的漏极与第一 N型MOS管丽I的栅极连接；第三P型MOS管MP3的漏极、第一 N型MOS管丽I的漏极、电容Ce的一端与第二 N型MOS管丽2的栅极连接；第四P型MOS管MP4的漏极、电阻Re的一端、第二 N型MOS管丽2的漏极与运放的输出端Vout连接，电阻Re的另一端与电容Ce的另一端连接；第零P型MOS管MPO的源极、第一 P型MOS管MPl的源极、第四P型MOS管MP4的源极与电源VDD连接；第零N型MOS管MNO的源极、第一 N型MOS管丽I的源极、第二 N型MOS管丽2的源极、电流源I的流出端与地GND连接。
【专利摘要】本实用新型提供了一种无外置电容的大功率LDO电路，由1个误差放大器EA、1个运算放大器OP、2个电容C1、C2、3个电阻R1、R2、R3和1个N型MOS管Mpass组成。本实用新型无需外置大补偿电容，通过内部电路结构的改进即可保证系统稳定工作，并可以提供较大的功率输出，可方便地与核心元器件配合工作。
【IPC分类】G05F1-56
【公开号】CN204536968
【申请号】CN201420719373
【发明人】林美玉, 王晓飞
【申请人】广州市力驰微电子科技有限公司
【公开日】2015年8月5日
【申请日】2014年11月27日