自启动基准电压源的制作方法
【技术领域】
[0001] 本实用新型涉及基准电压源，尤其涉及到自启动基准电压源。
【背景技术】
[0002] 为了得到基准电压，设计了自启动基准电压源。
【发明内容】
[0003] 本实用新型旨在提供一种自启动基准电压源。
[0004] 自启动基准电压源，包括第一 PMOS管、第一 NPN管、第一匪OS管、第一电阻、第二 PMOS管、第二电阻、第三电阻、第二NPN管、第四电阻、第三NPN管、第五电阻、第四NPN管和 第三PMOS管：
[0005] 所述第一 PMOS管的栅极接地，漏极接所述第一 NMOS管的栅极和所述第一 NPN管 的集电极，源极接电源电压VCC ;
[0006] 所述第一 NPN管的基极接所述第四电阻的一端和所述第三NPN管的集电极和所述 第四NPN管的基极，集电极接所述第一 NM0S管的栅极和所述第一 PMOS管的漏极，发射极接 地；
[0007] 所述第一 NM0S管的栅极接所述第一 PMOS管的漏极和所述第一 NPN管的集电极， 漏极接所述第二PMOS管的栅极和所述第三PMOS管的栅极和漏极和所述第四NPN管的集电 极，源极接所述第一电阻的一端；
[0008] 所述第一电阻的一端接所述第一 NM0S管的漏极，另一端接地；
[0009] 所述第二PMOS管的栅极接所述第三PMOS管的栅极和漏极和所述第四NPN管的集 电极和所述第一 NM0S管的漏极，漏极接所述第二电阻的一端，源极接电源电压VCC ;
[0010] 所述第二电阻的一端接所述第二PMOS管的漏极，另一端接所述第三电阻的一端 和所述第四电阻的一端并作为基准电压源的输出端VREF ;
[0011] 所述第三电阻的一端接所述第二电阻的一端和所述第四电阻的一端，另一端接所 述第二NPN管的基极和集电极和所述第三NPN管的基极；
[0012] 所述第二NPN管的基极和集电极接在一起再接所述第三电阻的一端和所述第三 NPN管的基极，发射极接地；
[0013] 所述第四电阻的一端接所述第二电阻的一端和所述第三电阻的一端，另一端接所 述第三NPN管的集电极和所述第四NPN管的基极和所述第一 NPN管的基极；
[0014] 所述第三NPN管的基极接所述第三电阻的一端和所述第二NPN管的基极和集电 极，集电极接所述第四电阻的一端和所述第四NPN管的基极和所述第一 NPN管的基极，发射 极接所述第五电阻的一端；
[0015] 所述第五电阻的一端接所述第三NPN管的发射极，另一端接地；
[0016] 所述第四NPN管的基极接所述第四电阻的一端和所述第三NPN管的集电极和所述 第一 NPN管的基极，集电极接所述第二PMOS管的栅极和所述第三PMOS管的栅极和漏极和 所述第一 NMOS管的漏极，发射极接地；
[0017] 所述第三PM0S管的栅极和漏极接在一起再接所述第二PM0S管的栅极和所述第四 NPN管的集电极和所述第一 NM0S管的漏极。
[0018] 所述第一 PM0S管、所述第一 NPN管、所述第一 NM0S管、所述第一电阻构成启动电 路，所述第一 PM0S管的栅极接地而导通，把所述第一 NM0S管的栅极电压拉高而使得所述第 一 NM0S管导通，有启动电流通过所述第三PM0S管镜像给所述第二PM0S管再把电流传给带 隙基准核心电路部分；所述第三电阻、所述第二NPN管、所述第四电阻、所述第三NPN管和所 述第五电阻构成基准电压源的核心部分，基准电压
m为 所述第三NPN管和所述第二NPN管的发射极面积比值；启动电路提供启动电流后，电压基准 源正常工作后，由于所述第一 NPN管导通使得所述第一 NM0S管的栅极拉低，所述第一 NM0S 管的漏极就不会有电流流出，使启动电路部分关闭。
【附图说明】
[0019] 图1为本实用新型的自启动基准电压源的电路图。
【具体实施方式】
[0020] 以下结合附图对本【实用新型内容】进一步说明。
[0021] 自启动基准电压源，如图1所示，包括第一 PM0S管101、第一 NPN管102、第一 NM0S 管103、第一电阻104、第二PM0S管105、第二电阻106、第三电阻107、第二NPN管108、第四 电阻109、第三NPN管110、第五电阻111、第四NPN管112和第三PM0S管113 :
[0022] 所述第一 PM0S管101的栅极接地，漏极接所述第一 NM0S管103的栅极和所述第 一 NPN管102的集电极，源极接电源电压VCC ;
[0023] 所述第一 NPN管102的基极接所述第四电阻109的一端和所述第三NPN管110的 集电极和所述第四NPN管112的基极，集电极接所述第一 NM0S管103的栅极和所述第一 PM0S管101的漏极，发射极接地；
[0024] 所述第一 NM0S管103的栅极接所述第一 PM0S管101的漏极和所述第一 NPN管 102的集电极，漏极接所述第二PM0S管105的栅极和所述第三PM0S管113的栅极和漏极和 所述第四NPN管112的集电极，源极接所述第一电阻104的一端；
[0025] 所述第一电阻104的一端接所述第一 NM0S管103的漏极，另一端接地；
[0026] 所述第二PM0S管105的栅极接所述第三PM0S管113的栅极和漏极和所述第四 NPN管112的集电极和所述第一 NM0S管103的漏极，漏极接所述第二电阻106的一端，源极 接电源电压VCC ;
[0027] 所述第二电阻106的一端接所述第二PM0S管105的漏极，另一端接所述第三电阻 107的一端和所述第四电阻109的一端并作为基准电压源的输出端VREF ;
[0028] 所述第三电阻107的一端接所述第二电阻106的一端和所述第四电阻109的一 端，另一端接所述第二NPN管108的基极和集电极和所述第三NPN管110的基极；
[0029] 所述第二NPN管108的基极和集电极接在一起再接所述第三电阻107的一端和所 述第三NPN管110的基极，发射极接地；
[0030] 所述第四电阻109的一端接所述第二电阻106的一端和所述第三电阻107的一 端，另一端接所述第三NPN管110的集电极和所述第四NPN管112的基极和所述第一 NPN 管102的基极；
[0031] 所述第三NPN管110的基极接所述第三电阻107的一端和所述第二NPN管108的 基极和集电极，集电极接所述第四电阻109的一端和所述第四NPN管112的基极和所述第 一 NPN管102的基极，发射极接所述第五电阻111的一端；
[0032] 所述第五电阻111的一端接所述第三NPN管110的发射极，另一端接地；
[0033] 所述第四NPN管112的基极接所述第四电阻109的一端和所述第三NPN管110的 集电极和所述第一 NPN管102的基极，集电极接所述第二PMOS管105的栅极和所述第三 PMOS管113的栅极和漏极和所述第一 NMOS管103的漏极，发射极接地；
[0034] 所述第三PMOS管113的栅极和漏极接在一起再接所述第二PMOS管105的栅极和 所述第四NPN管112的集电极和所述第一 NM0S管103的漏极。
[0035] 所述第一 PMOS管101、所述第一 NPN管102、所述第一 NM0S管103、所述第一电阻 104构成启动电路，所述第一 PMOS管101的栅极接地而导通，把所述第一 NM0S管103的栅 极电压拉高而使得所述第一 NM0S管103导通，有启动电流通过所述第三PMOS管113镜像 给所述第二PMOS管105再把电流传给带隙基准核心电路部分；所述第三电阻107、所述第 二NPN管108、所述第四电阻109、所述第三NPN管110和所述第五电阻111构成基准电压 源的核心部分，基准电压
，m为所述第三NPN管110和所述 第二NPN管108的发射极面积比值；启动电路提供启动电流后，电压基准源正常工作后，由 于所述第一 NPN管102导通使得所述第一 NM0S管103的栅极拉低，所述第一 NM0S管103 的漏极就不会有电流流出，使启动电路部分关闭。
【主权项】
1.自启动基准电压源，其特征在于：包括第一 PMOS管、第一 NPN管、第一 NMOS管、第一 电阻、第二PMOS管、第二电阻、第三电阻、第二NPN管、第四电阻、第三NPN管、第五电阻、第 四NPN管和第三PMOS管； 所述第一 PMOS管的栅极接地，漏极接所述第一 NMOS管的栅极和所述第一 NPN管的集 电极，源极接电源电压VCC ; 所述第一 NPN管的基极接所述第四电阻的一端和所述第三NPN管的集电极和所述第四 NPN管的基极，集电极接所述第一 NMOS管的栅极和所述第一 PMOS管的漏极，发射极接地； 所述第一 NMOS管的栅极接所述第一 PMOS管的漏极和所述第一 NPN管的集电极，漏极 接所述第二PMOS管的栅极和所述第三PMOS管的栅极和漏极和所述第四NPN管的集电极， 源极接所述第一电阻的一端； 所述第一电阻的一端接所述第一 NMOS管的漏极，另一端接地； 所述第二PMOS管的栅极接所述第三PMOS管的栅极和漏极和所述第四NPN管的集电极 和所述第一 NMOS管的漏极，漏极接所述第二电阻的一端，源极接电源电压VCC ; 所述第二电阻的一端接所述第二PMOS管的漏极，另一端接所述第三电阻的一端和所 述第四电阻的一端并作为基准电压源的输出端VREF ; 所述第三电阻的一端接所述第二电阻的一端和所述第四电阻的一端，另一端接所述第 二NPN管的基极和集电极和所述第三NPN管的基极； 所述第二NPN管的基极和集电极接在一起再接所述第三电阻的一端和所述第三NPN管 的基极，发射极接地； 所述第四电阻的一端接所述第二电阻的一端和所述第三电阻的一端，另一端接所述第 三NPN管的集电极和所述第四NPN管的基极和所述第一 NPN管的基极； 所述第三NPN管的基极接所述第三电阻的一端和所述第二NPN管的基极和集电极，集 电极接所述第四电阻的一端和所述第四NPN管的基极和所述第一 NPN管的基极，发射极接 所述第五电阻的一端； 所述第五电阻的一端接所述第三NPN管的发射极，另一端接地； 所述第四NPN管的基极接所述第四电阻的一端和所述第三NPN管的集电极和所述第一 NPN管的基极，集电极接所述第二PMOS管的栅极和所述第三PMOS管的栅极和漏极和所述第 一 NMOS管的漏极，发射极接地； 所述第三PMOS管的栅极和漏极接在一起再接所述第二PMOS管的栅极和所述第四NPN 管的集电极和所述第一 NMOS管的漏极。
【专利摘要】本实用新型公开了一种自启动基准电压源。自启动基准电压源，包括第一PMOS管、第一NPN管、第一NMOS管、第一电阻、第二PMOS管、第二电阻、第三电阻、第二NPN管、第四电阻、第三NPN管、第五电阻、第四NPN管和第三PMOS管。利用本实用新型提供的自启动基准电压源可以得到基准电压。
【IPC分类】G05F1/56
【公开号】CN204719590
【申请号】CN201520449289
【发明人】齐盛
【申请人】浙江商业职业技术学院
【公开日】2015年10月21日
【申请日】2015年6月24日