待机省电装置、芯片的制作方法
【技术领域】
[0001]本实用新型涉及电子电路领域，尤其涉及一种待机省电装置、芯片。
【背景技术】
[0002]随着芯片技术的发展，越来越多的电子产品通过集成更多的芯片来实现更多的功能，但是功耗增加的问题也随之显现。因此，为了能够有效的降低电子产品的功耗，延长电子产品的使用时间，在研究中对芯片的设计提出了新的要求，就是既要有正常工作模式，也要有待机省电模式。在待机省电模式下，要求芯片能够继续保持一些状态和运算数据，并且能够快速的恢复到正常工作模式。
[0003]现有技术中，通过在芯片上增加大电容来实现电压的维持，从而使芯片能够继续保持一些状态和运算数据。如图1所示，为现有技术中芯片在待机省电模式维持电压的电路原理图，该原理图包括:数字电路11、数字稳压电路12、模拟稳压电路13、模拟电路14和电容C，其中，数字稳压电路12和模拟稳压电路13均与电源VDD连接，模拟电路14包括模拟电路1、模拟电路2、……、模拟电路η，η为大于或等于I的自然数，数字电路11与电容C并联后一端与数字稳压电路12连接，另一端与地连接，模拟电路14中模拟电路1、模拟电路2、……、模拟电路η之间均是并联的关系，且并联后的一端与模拟稳压电路13连接，另一端与地连接。在芯片正常工作模式下，数字稳压电路12为数字电路11提供第二数字电源，模拟稳压电路13为模拟电路14提供模拟电源。当芯片进入待机省电模式时，数字稳压电路12和模拟稳压电路13均关闭，如果没有电容C，数字稳压电路12和模拟稳压电路13关闭后，第二数字电源和模拟电源均掉电，则在数字稳压电路12和模拟稳压电路13重新开始工作后，数字电路11需要重新运行一段时间才能恢复到正常工作状态。而在图1中，当芯片进入待机省电模式时，数字稳压电路12和模拟稳压电路13均关闭，由于电容C的储能作用，在数字电路11的漏电流非常小的情况下，可以使数字电路11中的第二数字电源维持一段较长时间，从而数字电路11的状态和运算数据可被保持。当芯片恢复正常工作模式时，数字稳压电路12和模拟稳压电路13重新开始工作，由于数字电路11的状态和运算数据已经存在，数字电路11和模拟电路14均可以较快恢复到正常的工作状态。需要说明的是，数字电路11的漏电流与正常的电流相比是非常小的，例如:如果正常电流的数量级在毫安级时，则数字电路11的漏电流的数量级只有微安级。
[0004]在图1所示的现有技术中，电容C的大小和数字电路11的漏电流1、第二数字电源V及待机省电模式下可维持的时间t之间的关系为:C= I*t/V，从上述公式可以看出，数字电路11的漏电流I越小、第二数字电源V越大、待机省电模式下可维持的时间t越短时，电容C越小；在第二数字电源V和电容C不变的条件下，数字电路11的漏电流I越小，待机省电模式下可维持的时间t越长。然而，随着芯片技术的发展、数字电路规模的增加以及芯片制作工艺上的不断改进，都会使数字电路漏电流I越来越大，第二数字电源V越来越小，并且随着电子产品在使用中提出的新挑战，需要待机省电模式下可维持的时间t也越来越长，这些都需要尽可能大的电容C。但是，若电容C集成在芯片内部，则会占用较大的面积，使芯片的成本升高；若使用片外分离电容，会使电子产品的体积增加，成本升高。
【实用新型内容】
[0005]本实用新型提供一种待机省电装置、芯片，用以提供稳定的数字电源，实现较长时间的待机，减小芯片的面积和电子产品的体积，降低成本。
[0006]本实用新型提供一种待机省电装置，所述装置布置在芯片上，包括数字待机稳压模块和控制模块，其中:
[0007]所述数字待机稳压模块用于在所述控制模块的控制下，根据第二数字电源对第一数字电源进行校准，其中，所述第二数字电源用于当所述芯片正常工作时为所述芯片的数字电路供电；
[0008]所述控制模块用于当所述芯片进入待机省电模式时，开启所述数字待机稳压模块为所述数字电路提供校准后的第一数字电源，关闭所述第二数字电源和模拟电源，当所述芯片进入正常工作模式时，开启所述第二数字电源和所述模拟电源，关闭所述数字待机稳压模块，其中，所述模拟电源用于当所述芯片正常工作时为所述芯片的模拟电路供电。
[0009]本实用新型还提供一种芯片，包括:
[0010]模拟稳压电路；
[0011 ] 模拟电路，与所述模拟稳压电路连接；
[0012]数字稳压电路；
[0013]数字电路，与所述数字稳压电路连接；
[0014]还包括待机省电装置，所述待机省电装置包括数字待机稳压模块和控制模块，其中:
[0015]所述数字待机稳压模块用于在所述控制模块的控制下，根据第二数字电源对第一数字电源进行校准，其中，所述第二数字电源用于当所述芯片正常工作时为所述芯片的数字电路供电；
[0016]所述控制模块用于当所述芯片进入待机省电模式时，开启所述数字待机稳压电路为所述数字电路提供校准后的第一数字电源，关闭所述第二数字电源和模拟电源，当所述芯片进入正常工作状态时，开启所述第二数字电源和所述模拟电源，关闭所述数字待机稳压电路，所述模拟电源用于当所述芯片正常工作时为所述芯片的模拟电路供电。
[0017]在本实用新型中，通过控制模块22控制数字待机稳压模块21根据第二数字电源对第一数字电源进行校准；在芯片进入待机省电模式时，控制模块22开启数字待机稳压模块21来为数字电路11提供校准后的第一数字电源，关闭第二数字电源和模拟电源；在芯片进入正常工作模式时，控制模块22开启第二数字电源和模拟电源，关闭数字待机稳压模块21。这样，通过基本的电路模块实现芯片的待机省电功能，不需再使用大电容，减小芯片的面积和电子产品的体积，有效地降低了成本，并且在数字电路11的漏电流较大时，也可以实现长时间的待机，使芯片能够继续保持一些状态和运算数据，避免因长时间待机造成的数据丢失。
【附图说明】
[0018]图1为现有技术中芯片在待机省电模式维持电压的电路原理图；
[0019]图2为本实用新型的待机省电装置实施例的结构示意图；
[0020]图3为本实用新型的待机省电装置实施例中数字待机稳压模块21的结构示意图；
[0021]图4为本实用新型的芯片实施例的结构示意图。
【具体实施方式】
[0022]下面结合说明书附图和【具体实施方式】对本实用新型作进一步的描述。
[0023]如图2所示，为本实用新型的待机省电装置实施例的结构示意图，该装置可以布置在芯片上，该电路可以包括数字待机稳压模块21和控制模块22，其中，数字待机稳压模块21与控制模块22相连，控制模块22与数字稳压电路12、模拟稳压电路13均相连，数字稳压电路12和数字电路11连接处与控制模块22相连，数字电路11与数字待机稳压模块21相连，数字待机稳压模块21与电源VDD相连。
[0024]在本实施例中，数字待机稳压模块21用于在控制模块22的控制下，根据第二数字电源对第一数字电源进行校准，