一种带隙基准源电路的制作方法
【技术领域】
[0001] 本实用新型涉及集成电路领域，尤其涉及集成电路中的电源技术领域。
【背景技术】
[0002] 随着大规模集成电路的高速发展，芯片生产工艺制程的不断更新，芯片供电电压 需要不断降低以实现低功耗电路设计。因此对芯片内部功能模块提出了低压低功耗的 要求。许多芯片需要使用带隙基准源对内部的ADC(模数转换器）、DAC(数模转换器）、 SerDes(串行器解串器）电路模块提供基准电压。基准电路的最小供电电压是芯片采取单 电源供电系统的一种限制之一，同时基准电路的电源抑制能力对芯片的性能也有一定的影 响。
[0003] 传统的低压带隙基准源的实现方式如图1所示，该带隙基准源包含电阻RU R2、 R3，三极管Ql、Q2，PMOS管Ml、M2、M3，运放OP1。由于运放的环路反馈作用使运放输入正端 和负端电压相等，可得到：
[0007] 其中，Vbel是三极管Ql的基极射极电压，V be2是三极管Q2的基极射极电压，Λ V be是三极管Ql与三极管Q2基极射极电压差，一般为了产生Λ \6且考虑到版图匹配精度，会 将Ql与Q2的面积比设计为8:1或者24:1。
[0008] 由公式⑴可见，传统的低压带隙基准源结构通过Vte的负温度系数特性与Λ Vte的正温度系数特性在电阻上来产生零温度系数的电流11，通过PMOS电流镜Ml、Μ2、Μ3将该 电流镜像输出在电阻R3上，以产生零温度系数电压。为了能在低电压情况下正常工作，可 将基准电压设计成较低电压来缓解该电路对供电电压的要求。该电路可正常工作的最低供 电电压为：
[0010] 其中，Vdsatl,^ PMOS管Ml、M2的过驱动电压，Vbe2是三极管Q2的基极射极电压。 在现代CMOS工艺中，Vbe2电压一般为850mV。V dsatl,^计为150mV以保证一定的匹配精度。
[0011] 综上所述，该传统电路可正常工作的最低供电电压为IV。该电压很难满足现代深 亚微米CMOS工艺中的低电压、低功耗要求。由图1可见，带隙输出的基准电压为基准电流 在电阻R3上产生，此基准电压产生电路并未置于运放OPl的环路内，由于深亚微米工艺中 的短沟道调制效应，该电路的电源抑制能力有限。同时，该电路需要单位增益缓冲器才能具 有一定的带阻性负载能力。 【实用新型内容】
[0012] 本实用新型提出了解决以上问题的一种带隙基准源电路。
[0013] 在第一方面，本实用新型提供了一种带隙基准源电路。该电路包括第十一晶体管、 第五晶体管、第三晶体管、第四晶体管、第六晶体管及运算放大器。该第三晶体管、该第四晶 体为二极管连接方式，且该第三晶体管、该第四晶体管构成第一运放环路的一部分，该第三 晶体管、该第四晶体管工作在亚阈值区。该第四晶体管与该第五晶体管相接，该第五晶体管 与该第六晶体管相接，且该第五晶体管、该第十一晶体管、该运算放大器相接，该第六晶体 管为二极管连接方式，且该第六晶体管工作在亚阈值区，从而使该电路输出零温度系数的 基准电压。
[0014] 本实用新型通过使晶体管工作在亚阈值区，利用晶体管正负温度特性来提供低供 电电压解决方案，并通过共用运放输入管及电流镜构成输出级运放，将基准电压产生电路 置于运放环路中，提高了电源抑制和带阻性负载能力。本实用新型电路适用于深亚微米工 艺电源供电环境，该电路可正常工作在〇. 7V电源电压，且电路结构简单，电路面积远小于 传统结构，成本较低。
【附图说明】
[0015] 通过以下参照附图对优选实施例进行描述，本实用新型的优点将会变得更加明显 和易于理解。
[0016] 图1为现有技术的带隙基准源电路示意图；
[0017] 图2为本实用新型一个实施例的带隙基准源电路示意图；
[0018] 图3为本实用新型一个实施例的带隙基准源电路基准电压温度曲线示意图；
[0019] 图4为本实用新型一个实施例的带隙基准源电路基准电压蒙塔卡诺仿真示意图；
[0020] 图5为本实用新型一个实施例的带隙基准源电路输出级带负载能力示意图。
【具体实施方式】
[0021] 结合附图通过实施例更加详细的说明本实用新型的目的、技术方案和优点。本实 用新型也可以通过其它各种不同的与其相似的方式加以实施或运用，本说明书中的各个细 节也可以基于不同的观点与使用，本领域技术人员在没有背离本实用新型目的的情况下可 以进行多种形式的修饰或改变。
[0022] 需要说明的是，图2至图5仅以示意方式说明本实用新型的基本思路，图2至图5 仅显示与本实用新型中有关的组成电路而非按照实际实施时的组成电路数目、形状、器件 排列方式、连接方式绘制，其实际实施时各电路的型态、数量、连接方式、器件排列方式、器 件参数可为随意的改变，其各电路组合方式也可能很复杂。
[0023] 请参阅图2,如图所示，本实用新型一个实施例的带隙基准源电路，包括：M0S管 M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11、M12,电容 C1、CL，电阻 R1、R2、R3。
[0024] 图2中，NMOS管M3、M4,电阻Rl和PMOS管M9、M10构成了正温度系数电流产生电 路。该电阻Rl -端接地VSS，另一端接NMOS管M3源极。该NMOS管M3栅极接其漏极，既该 NMOS管M3为二极管连接方式，且该NMOS管M3漏极接PMOS管M9漏极。该PMOS管M9源极 接PMOS管MlO源极并接电源VDD，该PMOS管M9栅极接PMOS管MlO栅极。该PMOS管MlO 漏极接至NMOS管M4漏极及栅极，既该NMOS管M4为二极管连接方式，且该NMOS管M4源极 接地VSS。
[0025] 在该正温度系数电流产生电路中，NMOS管M3、NMOS管M4、PMOS管M9、PMOS管MlO、 电阻Rl构成了一个运放环路，且NMOS管M3、M4构成了二极管连接电路，NMOS管M3、PMOS 管M9与NMOS管M4、PMOS管MlO构成了有源电流镜电路，且该NMOS管M3、M4工作在亚阈值 区。由于运放环路反馈作用，使得NMOS管M3、M4栅极电压相等，可得到：
[0028] 其中，Vgs3是NMOS管M3栅源电压，V gs4是NMOS管M4栅源电压，Λ V叩是V gs3和V gs4的电压差，即电阻Rl上的压降。由于，NMOS管M3、M4工作在亚阈值区时，为正温度系数电 压，即电阻Rl上的压降为正温度系数电压。因此，NMOS管M3、M4栅源电压差在电阻Rl上 产生正温度系数电流。
[0029] 较佳地，该NMOS管M3宽长比大于该NMOS管M4宽长比。具体地，设计该NMOS管 M3宽长比与NMOS管M4宽长比的比例为4 :1。
[0030] 需要说明的是，电阻Rl可以有多种实现形式，例如电流源、无源电阻、有源器件 (如NMOS晶体管）等。此外，该NMOS管M3、M4不限于NMOS管，也可以通过PMOS管来实现 同样功能，同时该PMOS管M9、MlO也不限于PMOS管，也可以通过NMOS管来实现同样功能。 并且本实用新型的NMOS管、PMOS管也可以由其他晶体管代替，如三极管等。
[0031] 综上，本实用新型通过利用工作在亚阈值区NMOS管M3、M4栅源电压温度特性，使 得电路对供电电压需求降低，本实用新型的带隙基准源电路可正常工作在0.7福特电源电 压下。因此，本实用新型的带隙基准源电路是一种低压基准源电路。
[0032] 图2中，NMOS管Ml、M2及PMOS管M7、M8构成了运算放大器。该NMOS管Ml源极 接NMOS管M3源极并接电阻Rl，该NMOS管Ml栅极接NMOS管M4栅极，该NMOS管Ml漏极接 该PMOS管M8漏极。该NMOS管M2源极接该NMOS管M4源极并接地VSS，该NMOS管M2栅极 接该NMOS管M3漏极，该NMOS管M2漏极接PMOS管M7漏极。该PMOS管M7漏极栅极相接， 并连接至PMOS管M8栅极，该PMOS管M7源极接该PMOS管M8源极并接电源VDD。该PMOS 管M8漏极接PMOS管M9及MlO栅极，并将该PMOS管M8漏极作为该运算放大器输出级。
[0033] 在该运算放大器电路中，该NMOS管Ml、M2为该运算放大器的输入级，该PMOS管M8 漏极为该运算放大器输出级。该PMOS管M7、M8构成了该运算放大器的有源负载，该NMOS 管Ml、PMOS管M8与该NMOS管M2、PMOS管M7构成了电流镜电路。
[0034] 该运算放大器输入级可以有多种实现形式，如共栅输入级、共源输入级等，该运算 放大器的有源负载也可以有多种实现形式，如共源共栅电流镜、三极管电流镜等。并且该 NMOS管Ml、M2不限于NMOS管，也可以通过PMOS管来实现同样功能，该PMOS管M7、M8也不 限于PMOS管，也可以通过NMOS管来实现同样功能。
[0035] 此外，该运算放大器也可以有其他实现形式，如共源放大器、共栅放大器、差分运 算放大器、两级差分运算放大器等；此时，该差分放大器一个输入级连接至NMOS管M4栅极， 其另一个输入级连接至NMOS管M3栅极，其输出级连接至PMOS管M9、MlO栅极。
[0036] 图 2 中，NMOS 管 M5、M6,电阻 R2、R3, PMOS 管 Mil、M12,电容 Cl、CL、NMOS 管 M2、 PMOS管M7构成了负温度系数电压产生及输出级电路，并且该NMOS管M2、PMOS管M7也是 上述运算放大器的一部分。
[0037] 该PMOS管M12源极接PMOS管Ml 1源极以及接PMOS管M7源极，并接至电源VDD， 该PMOS管M12栅极接PMOS管Ml 1漏极。电容Cl