专利名称：可改变微控制器程序代码的装置的制作方法
技术领域：
本发明有关一种可改变微控制器程序代码的装置，尤指一种可通过一外加线路及微控制器的一输出端口的一接脚(I/O port pin)来改变原8031微控制器的PSEN接脚、WR接脚及RD接脚功能，进而达到在程序代码地址空间的内存可被写入，如此，即能达到不必拆换原内存，而能更新程序代码的目的。
通常在一以8031微控制器所规划的系统(是由微控制器1、地址锁存器2、闪存3及静态随机存取存储器4连接组成)，如
图1所示，其在程序代码地址空间(Code Space)的闪存3仅能读取而不能写入，倘若要更新在程序代码空间的闪存3的内容，唯一的作法是换取一新的存储器以取代原有的闪存，方能达到更新程序代码的目的，如此，易耗费成本。
本发明的目的是提供一种不用拆换内存，即能达到更新程序代码的装置——可改变微控制器程序代码的装置，其是在8031微控制器基本系统的微控制器、快闪存储器(Flash Memory)与静态随机存取内存(SRAM)之间连接一逻辑电路(可编程规划逻辑数组或现场可编程规划门阵列)，以使在程序代码地址空间的内存可被写入，如此，即能达到不必拆换原内存，而能更新程序代码。
本发明的目的是这样实现的一种可改变微控制器程序代码的装置，包括一微控制器；一地址寄存器，连接于微控制器的多任务总线及地址锁存器使能(ALE)接脚；一闪存，其输入端连接于地址寄存器及微控制器的地址总线，输出端连接至地址寄存器的输入端；一静态随机存取内存(SRAM)，其输入端连接于地址寄存器及微控制器的地址总线，输出端连接至地址寄存器的输入端；以及一逻辑电路，其输入端分别连接于微控制器的一输出入端口的一接脚、读取(RD)接脚、写入(WR)接脚及程序储存使能(PSEN)接脚；输出端分别连接至闪存的写入使能(WE)接脚、输出使能(OE)接脚、静态随机存取存储器的写入使能(WE)接脚及输出使能(OE)接脚；藉此，通过该微控制器是一输出入端口的一接脚的输出电位与逻辑电路来改变原程序储存使能(PSEN)接脚、写入(WR)接脚及读取(RD)接脚功能，致使在程序代码地址空间的闪存被写入，达到更新程序代码目的。
其中微控制器是一8031系列的微控制器，其中逻辑电路是一逻辑门电路，或是一可编程规划逻辑数组(PAL)，或是一现场可编程规划门阵列(FPGA)。
其中该微控制器的一输出入端口的一接脚为低电位时，可使在程序代码地址空间的闪存被写入。
其中该微控制器的一输出入端口的一接脚为高电位时，可使在数据代码地址空间的静态随机存取内存被写入。
本发明的特点是通过改变原8031微控制器的PSEN接脚、WR接脚及RD接脚功能，进而达到在程序代码地址空间的内存被写入，故能达到不必拆换原内存，即能更新程序代码的目的，图1是8031系列微处理单元的系统方块图。
图2是本发明的架构图。
图3是本发明逻辑电路的组成单元的电路图。
请参阅图2及图3，本发明是一种可改变微控制器程序代码的装置，包括一8031微控制器1、一地址寄存器2、一闪存3、一静态随机存取内存(SRAM)4及一逻辑电路5；其中8031微控制器1的多任务总线(AD0～AD7)及地址锁存器使能(ALE)接脚是分别连接于地址寄存器(Address Latch)2，以将地址信号在缓存器中保存，便利于该8031微控制器1执行数据读写操作，地址寄存器2输出是连接至快闪内存3，并与静态随机存取内存4连接，快闪存储器3及静态随机存取内存4的输出是连接至该多任务总线(AD0～AD7)，而该8031微控制器1的地址总线(A8～A15)则连接至闪存3，并与静态随机存取存储器4连接。该逻辑电路5的输入端分别连接于8031微控制器1的程序储存使能(PSEN)接脚、读取(RD)接脚、写入(WR)接脚及端口1的第7支(P1.7)接脚，逻辑电路5的输出端(FWE、FOE、SWE、SOE)是分别连接于闪存3的写入使能(WE)接脚、输出使能(OE)接脚、静态随机存取内存4的WE接脚及OE接脚。
请参阅图3，该逻辑电路5是由与门AND1～AND4、或门OR1～OR4及反相器NOT1～NOT3组件组成，其中与门AND1的两输入端分别连接于8031微控制器1的P1.7接脚及PSEN接脚。与门AND2的一输入端连接于8031微控制器1的RD接脚；另一输入端是经一反相器NOT1连接于8031微控制器1的P1.7接脚。与门AND3的两输入端分别连接于8031微控制器1的P1.7接脚、RD接脚。与门AND4的一输入端连接于8031微控制器1的PSEN接脚；另一输入端是经一反相器NOT3连接于8031微控制器1的P1.7接脚。或门OR1的两输入端分别连接于8031微控制器1的P1.7接脚、WR接脚；输出端(FWE)连接于闪存3的WE接脚。或门OR2的两输入端连接于与门AND1、AND2的输出端；输出端(FOE)连接于闪存3的OE接脚。或门OR3的一输入端分别连接于8031微控制器1的WR接脚，另一输入端是经一反相器NOT2连接于8031微控制器1的P1.7接脚；输出端(SWE)连接至静态随机存取内存4的WE接脚。或门OR4的两输入端连接于与门AND3、AND4的输出端；输出端(SOE)连接至静态随机存取内存4的OE接脚。当该8031微控制器1的P1.7接脚为高电位时，该逻辑电路5的输出端FWE＝1；FOE＝PSEN；SWE＝WR；SOE＝RD；也就是说，在该数据代码地址空间(Data Space)的静态随机存取内存4可被写入。当该8031微控制器1的P1.7接脚为低电位时，该逻辑电路5的输出端FWE＝WR；FOE＝RD；SWE＝1；SOE＝PSEN；也就是说，在该程序代码地址空间的闪存3可被写入。
以上所述，仅为本发明的最佳一具体实施例，但是，本发明的方法特征并不局限于此，任何熟悉该项技艺者在本发明的领域内，可轻易思及的变化或修饰都可涵盖在本发明的权利要求范围内，如该逻辑电路可为一可编程规划逻辑数组(PAL)或现场可编程规划门阵列(FPGA)；8031微控制器也可用一具有相同功效不同系列的微控制器予以取代。
权利要求
1.一种可改变微控制器程序代码的装置，包括一微控制器；一地址寄存器，连接于微控制器的多任务总线及地址锁存器使能(ALE)接脚；一闪存，其输入端连接于地址寄存器及微控制器的地址总线，输出端连接至地址寄存器的输入端；一静态随机存取内存(SRAM)，其输入端连接于地址寄存器及微控制器的地址总线，输出端连接至地址寄存器的输入端；以及一逻辑电路，其输入端分别连接于微控制器的一输出入端口的一接脚、读取(RD)接脚、写入(WR)接脚及程序储存使能(PSEN)接脚；输出端分别连接至闪存的写入使能(WE)接脚、输出使能(OE)接脚、静态随机存取存储器的写入使能(WE)接脚及输出使能(OE)接脚；藉此，通过该微控制器的一输出入端口的一接脚的输出电位与逻辑电路来改变原程序储存使能(PSEN)接脚、写入(WR)接脚及读取(RD)接脚功能，致使在程序代码地址空间的闪存被写入，达到更新程序代码目的。
2.如权利要求1所述的可改变微控制器程序代码的装置，其特征在于其中微控制器是一8031系列的微控制器。
3.如权利要求1所述的可改变微控制器程序代码的装置，其特征在于其中逻辑电路是一逻辑门电路。
4.如权利要求1所述的可改变微控制器程序代码的装置，其特征在于其中逻辑电路是一可编程规划逻辑数组(PAL)。
5.如权利要求1所述的可改变微控制器程序代码的装置，其特征在于其中逻辑电路是一现场可编程规划门阵列(FPGA)。
6.如权利要求1所述的可改变微控制器程序代码的装置，其特征在于其中该微控制器的一输出入端口的一接脚为低电位时，可使在程序代码地址空间的闪存被写入。
7.如权利要求1所述的可改变微控制器程序代码的装置，其特征在于其中该微控制器的一输出入端口的一接脚为高电位时，可使在数据代码地址空间的静态随机存取内存被写入。
全文摘要
一种可改变微控制器程序代码的装置,包括有8031微控制器、地址寄存器、闪存、静态随机存取存储器(SRAM)及其可由逻辑门、可编程规划逻辑数组或现场可编程规划门阵列组成的逻辑电路,其是通过8031微控制器的一输出端口的一接脚(I/O port pin)与逻辑电路来改变原8031微控制器的程序储存使能(PSEN)接脚、写入(WR)接脚及读取(RD)接脚功能,进而达到在程序代码地址空间的闪存可被写入,如此,即能达到不必拆换原闪存,而能更新程序代码的目的。
文档编号G06F9/22GK1349158SQ0012997
公开日2002年5月15日 申请日期2000年10月17日 优先权日2000年10月17日
发明者庞家元 申请人:建兴电子科技股份有限公司