专利名称：数字时钟信号调节装置的制作方法
技术领域：
本发明是与一种数字时钟信号的调节装置有关，特别是有关于一种植入于绘图芯片(Graphics Chip)中的时钟信号的调节装置，以根据输入其中的调节参数，而自动调整其时钟信号的频率。
随着极大型集成电路(VLSI)的制造的改进，以及对集成电路功能规格的要求日益升高，现今集成电路的设计已是十分的精致与复杂。以绘图芯片(Graphics Chip)为例，由于目前各种软件对立体绘图功能有着强大的需求，因此造成其电路布局较早期显得复杂许多。虽然这些集成电路芯片(以下简称芯片)提供许多强大的功能，然而亦引发了一些新的问题。例如，由于复杂的电路设计所引发的庞大电能的消耗，而这些所消耗的电能将会造成芯片温度的上升，并形成实际使用上一项严重的问题。对一些可携式装置而言，如笔记型电脑、个人数字助理系统(Personal Digital Assistant)等，此一温度上升的问题将会更形恶化。这是因为通常可携式装置中的空间有限，常常无法对个别的芯片做有效的散热。因此在实际使用上，时常可以见到芯片因为缺乏有效的电源与温度控制机制，而在高耗电的情形下造成温度上升，进而将整片芯片烧毁的现象。
为了有效控制芯片所消耗的电源以及其温度，传统上会透过软件或硬件装置，关闭集成电路芯片中某些特定的功能，以达成控制电源消耗与温度的效果。这是着眼于当部份功能被取消之后，芯片将处于工作负载较轻的状态下，因此降低了其产出的热量与所消耗的电源。虽然此一传统的方法，可以利用取消芯片部份功能的方式，而达到控制温度与电源消耗的效果，然而其中亦存在着一些尚待克服的问题。以绘图芯片为例，当其中部份的功能被取消之后，其画面的显示将可能发生不连续的现象。当此一绘图芯片用于电脑游戏中时，即会使得许多画面中断而造成整体效果的低劣。故，此一传统方法虽然可以控制芯片所消耗的电源与温度，但将会无可避免的降低了芯片的操作性能。
此外，另一种传统上控制芯片电源消耗与温度的方法，是利用一个相锁回路(Phase-Locked Loop)电路，来改变芯片中时钟的频率。然而利用相锁回路电路来降低以及拉回时钟信号的频率，存在着许多不确定的潜在变因。因此，相锁回路电路亦不是十分适合用于高操作性能要求的芯片中，如绘图芯片。
本发明的目的在于提供一种数字时钟调节装置，用以调整集成电路芯片的时钟信号的频率。
本发明的另一目的在于提供一种植入于集成电路芯片中的温度控制装置，藉由根据其温度而调节该集成电路芯片的时钟信号的方式，以自动调整其时钟信号的频率，进而控制其温度。
本发明的又一目的在于提供一种植入于集成电路芯片中的电源控制装置，用于根据其工作负载而调节该集成电路芯片的时钟信号的方式，以自动调整其时钟信号的频率，进而控制其电源耗损。
本发明通过以下方案达到一种数字时钟调节装置，用以调整电路的时钟信号的频率，该数字时钟调节装置至少包含累加器，用以根据一调节参数而产生第一输出信号，该第一输出信号区分成调节信号以及回馈信号，该调节信号是由该调节参数的数字资料中最高位所构成，而该回馈信号则由该调节参数的数字资料中，除去该最高位所剩余的所有位而构成，该回馈信号更馈送回该累加器作为输入信号而与该调节参数进行累加运算；以及门通电路，与该累加器相耦合，并根据该调节信号与该时钟信号，以排除该时钟信号的部份时钟周期，藉以达成调整该时钟信号的频率的效果。
一种植入于集成电路中的温度控制装置，藉由根据该集成电路的温度而调节该集成电路的时钟信号的方式，以自动调整该时钟信号的频率，该温度控制装置至少包含温度感知器，用以侦测该集成电路的温度而产生一温度信号；频率调节器，与该温度感知器相耦合，以根据该温度信号，并藉由调整该时钟信号的该频率的方式，而决定一调节参数；以及时钟调节装置，与该频率调节器相耦合，用以根据该调节参数而排除该时钟信号的部份时钟周期，藉以调整该时钟信号的该频率，进而达成控制该集成电路的温度的效果。
一种植入于集成电路中的电源控制装置，藉由根据该集成电路的工作负载而调节该集成电路的时钟信号的方式，以自动调整该时钟信号的频率，该电源控制装置至少包含工作负载感知器，用以侦测该集成电路的工作负载而产生一负载信号；频率调节器，与该工作负载感知器相耦合，以根据该温度信号，并藉由调整该时钟信号的该频率的方式，而决定一调节参数；以及时钟调节装置，与该频率调节器相耦合，用以根据该调节参数而排除该时钟信号的部份时钟周期，藉以调整该时钟信号的该频率，进而达成控制该集成电路的电源消耗的效果。
本发明揭露了一种数字时钟调节装置，其中包含有累加器与门通电路。累加器是根据调节参数而输出调节信号。门通电路则与累加器相耦合，并根据调节信号与时钟信号，以排除时钟信号的部份时钟周期，藉以达成调整时钟信号的频率的效果，进而控制芯片的温度与所消耗的电源。此外，本发明的数字节流装置还可以进一步的与其它装置搭配，而构成芯片的温度控制装置或电源控制装置。
图式简单说明第1图为本发明的数字时钟调节装置的逻辑电路图。
第2图为本发明的数字时钟调节装置在接收第一调节参数时各种信号的时钟图。
第3图为本发明的数字时钟调节装置在接收第二调节参数时各种信号的时钟图。
第4图为本发明的温度控制装置的功能方块组成图。
第5图为本发明的温度控制装置中温度感知器的功能方块组成图。
第6图为本发明的温度控制装置中决定调节参数的步骤流程图。
第7图为本发明的电源控制装置的功能方块组成图。
图号对照说明10 n位加法器 11 累加器12 触发器13 门通电路14 反相器16 或门18 度感知20 频率调节器22 时钟调节装置 24 二极管26 二极管28 模/数转换器30 暂存器54 工作负载感知器56 频率调节器58 时钟调节装置就数字装置而言，其中大多数的电路皆是由时钟信号所驱动。而数字电路中，时钟信号的频率的定义是，在一段时间之中，时钟信号所具有上升边缘(Raising Edge)的数目，或是所具有下降边缘(Descending Edge)的数目。而由于芯片所发出的热量是与其时钟频率的大小有关，因此透过一个植入于芯片中的时钟调节装置来调节(Throttling)时钟信号的频率，将可以进一部控制芯片所发出的热量以及其温度。此处必须加以说明的是，所谓的「调节」一词，是指排除时钟信号的部份的时钟周期，使得部份的时钟周期由状态0改变至状态1，或由状态1改变至状态0。因此，透过调节时钟信号，将可以改变时钟信号的上升边缘或下降边缘在某一段时间内的数目，简而言之，即是改变时钟信号的频率。本发明揭露了一种植入于芯片中的数字时钟调节装置，用以调节时钟信号，并进而控制其所消耗的电源与产出的热量。以下首先以一个较佳的实施例，来说明本发明的数字时钟调节装置。
参阅第1图，显示了本发明的数字时钟调节装置的逻辑电路图，其中主要包含了累加器(Accumulator)11与门通电路(GatingCircuit)13。累加器11是由一个n位加法器10，以及触发器12所构成，并根据一个由外界输入的调节参数R，而产生具有n个位的数字资料的第一输出信号S。第一输出信号S的数字信号中的最高位，将会以调节信号MSB直接输入门通电路之中。至于第一输出信号S中，除去最高位所剩余的所有位而构成的回馈信号S｀，将馈送回累加器11中作为输入信号，并透过n位加法器10而与调节参数R进行累加运算。之后，n位加法器10再将累加后的第一输出信号S输入触发器12中暂时保存，再将其依照前述的方式输出。
门通电路13包含反相器14与或门16。反相器14是与触发器12相耦合，并将调节信号MSB的相位反转而成反向调节讯MSB｀。或门16则与反相器14相耦合，并根据反向调节信号MSB｀与时钟信号CLK，以除去时钟信号CLK中部份的时钟周期，而形成频率经调整后的门通时钟信号(Gated Clock Signal)GCLK。当反向调节信号MSB｀位于状态1且时钟信号CLK位于状态0时，经过或门16的运算，时钟信号CLK将会改变为状态1。而由于此时门通时钟信号GCLK中部份的上升边缘与下降边缘，在此一时钟周期下已被取消，因此，门通时钟信号GCLK的频率将低于时钟信号CLK的频率。故，利用门通时钟信号GCLK所驱动芯片，将较利用时钟信号CLK所驱动的芯片，具有较慢的时钟频率与热能产出。
第2图与第3图描述了本发明的数字时钟调节装置，在输入不同的调节参数R下的时钟图。同时参阅第1图与第2图，显示了将调节参数R为256，输入9位加法器10的参考范例。首先考虑累加器11的第一个计算周期，第一输出信号S的值即等于256，若以二进位制表示，即为100000000，而其最高位的值即为1。故，此时送入反相器14中的调节信号MSB即为1。此外，由于第一输出信号S剩余的位皆为0，即回馈信号S｀的值总是为0。因此，第一输出信号S在不同周期中累加后的值将一直保持为256，故调节信号MSB的值也将一直保持为1。如此，调节信号MSB经反相器14转换后的反向调节信号MSB｀，将一直维持在状态0。而随后经由或门16所输出的门通时钟信号GCLK，将与时钟信号CLK具有相同的频率。
接着参阅第1图与第3图，当第一输出信号S的值等于128时，若以二进位制表示，即为010000000，其第一输出信号S经累加运算之后的值，将会在128与256的间变化。相似地，调节信号MSB经反相器14转换之后，其值将会在0与1的间变化。当反向调节信号MSB｀为状态1时，于此时钟周期下的时钟信号将会被取消，而形成门通时钟信号GCLK。由于此门通时钟信号GCLK的部份上升边缘与下降边缘将会被除去，因此门通时钟信号GCLK的频率将会较时钟信号CLK的频率为低。
第2图与第3图，是使用一个频宽为9位的数字时钟节流装置来说明其不同信号间的时钟关系，以下则将此一时钟节流装置推广至一般化的运用，而门通时钟信号GCLK的频率则如下列所示FGCLK=2n-1-m2n-1FCLK---(1)]]>其中FGCLK为门通时钟信号GCLK的频率FCLK为时钟信号CLK的频率n为本发明的数字时钟调节装置的频宽m为调节参数R的值如第(1)式所表示，门通时钟信号的频率FGCLK与时钟信号的频率FCLK的比值，可藉由改变调节参数R的值m而予以调整。因此，透过上述的公式可将本发明的数字时钟调节装置，应用于各类的芯片之中。
第4图显示了一种植入于芯片(如绘图芯片)中的温度控制装置，并藉上述的时钟信号调节装置，根据芯片的温度而调节其时钟信号的频率，并进而达成控制其温度的效果。此一温度控制装置是由温度感知器18、频率调节器20、以及时钟调节装置22所构成。温度感知器18，是用以侦测芯片的温度而产生一温度信号T。频率调节器20是与温度感知器18相耦合，以根据温度信号T，并藉由调整时钟信号的频率的方式而决定一调节参数R后并予以输出。时钟调节装置22则与频率调节器20相耦合，用以根据调节参数R而排除时钟信号的部份时钟周期，藉以调整该时钟信号的频率，进而达成控制芯片温度的效果。
参阅第5图，显示了温度控制装置中，温度感知器18(参见第4图)的一个较佳实施例。温度感知器包含二极管24、26，模/数转换装置28，以及暂存器30。当温度感知器受到偏压Vcc的作用，二极管24、26可感测芯片的温度而改变其阻抗，进而改变温度感知器上的电压值。模/数转换装置28则将温度感知器上的电压值，转换为数字形式的温度信号T，之后再将其暂存于暂存器30中。
当频率调节器20(参见第4图)接收温度信号T之后，会以一定的流程决定调节参数R的值，而此一流程则如第6图所示。首先，频率调节器20读取温度信号T，如步骤36所示。接着，再于步骤38中判断温度信号T是否落于芯片的最低容许温度Tlow与最高容许温度Thi的间，当温度信号T低于芯片的最小允许温Tlow时，则继续于步骤48中检查芯片的时钟信号的频率F是否低于芯片的最高允许频率FH，若时钟信号的频率F高于芯片的最高允许频率FH时，即表示频率F将无法再向上调高，此时流程则重回步骤36中；若时钟信号的频率F低于芯片的最高允许频率FH时，即表示频率F仍具有向上调高的空间，此时流程将进入步骤50中，藉由增加调节参数R的方式将频率F提升一增加量f。举例而言，若是调节参数R由128调整为129，此时频率F将由128/2n-1FH调升为129/2n-1FH，即是增加量f的值为1/2n-1FH。
相似地，在步骤38中，当温度信号T高于最低容许温度Tlow时，流程将进入步骤40。当温度信号T高于芯片的最大允许温度Thi时，则继续于步骤42中检查芯片的时钟信号的频率F是否高于芯片的最低允许频率FL，若时钟信号的频率F低于芯片的最低允许频率FL时，即表示频率F将无法再向下调低，此时流程则重回步骤36中；若时钟信号的频率F高于芯片的最低允许频率FL时，即表示频率F仍具有向下调低的空间，此时流程将进入步骤44中，藉由减少调节参数R的方式将频率F减低一增加量f。
由于将芯片时钟频率调低之后，还要经过一段时间才会反应在芯片的温度上，如此容易造成本发明的时钟调节装置的过度反应，而过当地大幅调升或调低时钟频率。因此本发明中决定调节参数R的步骤，还可以再设计平移容许温度范围的机制，以克服此一问题。参见第6图中的步骤50，此时显示了温度信号T低于芯片的最小允许温度Tlow且频率F低于芯片的最高允许频率FH，接着将最小允许温度Tlow与最大允许温度Thi向下平移一个步幅t，如步骤52所示。相似地，在步骤42中显示了温度信号T高于芯片的最大允许温度Thi且频率F高于芯片的最低允许频率FL，接着将最小允许温度Tlow与最大允许温度Thi向上平移一个步幅t，如步骤46所示。由于此一温度温度平移步幅t的设计，使得本发明的时钟信号节流装置将可以避免发生过动作的情形。值得注意的是，平移容许温度范围的机制，仅是一个改良的变化例而已，并非是本发明的必要的限制条件。
最后参阅第7图显示了一种植入于芯片(如绘图芯片)中的电源控制装置，并藉上述的时钟调节装置，而根据芯片的工作负载而调节其时钟信号的频率，并进而达成控制其电源消耗的效果。此一电源控制装置是由工作负载感知器54、频率调节器56、以及时钟节流装置58所构成。工作负载感知器54，是用以侦测芯片的工作负载而产生一工作负载信号L。频率调节器56是与工作负载感知器56相耦合，以根据工作负载信号L，并藉由调整时钟信号的频率的方式而决定一调节参数R后并予以输出。时钟调节装置58则与频率调节器56相耦合，用以根据调节参数R而排除时钟信号的部份时钟周期，藉以调整该时钟信号的频率，进而达成控制芯片消耗电源的效果。
由于本发明的数字时钟调节装置是植入于芯片之中，因此提高了其与携带型装置间的兼容性。此外，由于本发明的数字时钟调节装置是透过除去时钟信号的部份时钟周期，而达成控制电源消耗与温度的效果。因此，将可避免传统上的取消芯片部份功能的方式，所造成的程序中断的情形。更有甚者，本发明的数字时钟调节装置将可以与其它装置搭配，而构成芯片的温度控制装置或电源控制装置。
本发明以一较佳实施例说明如上，仅用于藉以帮助了解本发明的实施，非用以限定本发明的精神，而熟悉此领域技艺者于领悟本发明的精神后，在不脱离本发明的精神范围内，当可做些许更动润饰及等同的变化替换，其专利保护范围当视专利申请权利要求及其等同领域而定。
权利要求
1.一种数字时钟调节装置，用以调整电路的时钟信号的频率，其特征在于该数字时钟调节装置至少包含累加器，用以根据一调节参数而产生第一输出信号，该第一输出信号区分成调节信号以及回馈信号，该调节信号是由该调节参数的数字资料中最高位所构成，而该回馈信号则由该调节参数的数字资料中，除去该最高位所剩余的所有位而构成，该回馈信号更馈送回该累加器作为输入信号而与该调节参数进行累加运算；以及门通电路，与该累加器相耦合，并根据该调节信号与该时钟信号，以排除该时钟信号的部份时钟周期，藉以达成调整该时钟信号的频率的效果。
2.如权利要求1所述的数字时钟调节装置，其特征在于上述的累加器包含加法器，用以根据该调节参数与该回馈信号而产生该第一输出信号；以及触发器，与该加法器耦合，用以并暂时存留该第一输出信号与该时钟信号。
3.如权利要求1所述的数字时钟调节装置，其特征在于上述的门通电路还包含一与该累加器相耦合的反相器，用以反转该调节信号的相角而形成反向调节信号。
4.如权利要求3所述的数字时钟调节装置，其特征在于上述的门通电路还包含一与该反相器相耦合的或门，用以根据该反相调节信号与该时钟信号而排除该时钟信号的部份时钟周期，藉以达成调整该时钟信号的频率的效果。
5.一种植入于集成电路中的温度控制装置，藉由根据该集成电路的温度而调节该集成电路的时钟信号的方式，以自动调整该时钟信号的频率，其特征在于该温度控制装置至少包含温度感知器，用以侦测该集成电路的温度而产生一温度信号；频率调节器，与该温度感知器相耦合，以根据该温度信号，并藉由调整该时钟信号的该频率的方式，而决定一调节参数；以及时钟调节装置，与该频率调节器相耦合，用以根据该调节参数而排除该时钟信号的部份时钟周期，藉以调整该时钟信号的该频率，进而达成控制该集成电路的温度的效果。
6.如权利要求5所述的温度控制装置，其特征在于上述的集成电路是为绘图芯片。
7.如权利要求5所述的温度控制装置，其特征在于上述的温度感知器包含二极管，用以根据该集成电路的温度而改变该温度感知器的阻抗值，藉以该改变该温度感知器的输出电压值。
8.如权利要求7所述的温度控制装置，其特征在于上述的温度感知器包含模/数转换器，用以将该电压值数字化成该温度信号。
9.如权利要求8所述的温度控制装置，其特征在于上述的温度感知器包含与该模/数转换器相耦合的暂存器，用以暂存该温度信号。
10.如权利要求5所述的温度控制装置，其特征在于上述的频率调节器是利用下列步骤而决定该调节参数，该步骤至少包含读取该温度信号；当该温度信号低于该集成电路的最小允许温度且该频率低于该集成电路的最高允许频率时，藉由增加该调节参数以提高该频率；当该温度信号高于该集成电路的最大允许温度且该频率高于该集成电路的最小允许频率时，藉由减少该调节参数以降低该频率；以及决定该调节参数。
11.如权利要求10所述的温度控制装置，其特征在于上述降低该频率的步骤前，还包含下列步骤当该温度信号低于该集成电路的该最小允许温度且该频率低于该集成电路的该最高允许频率时，同步调降该最小允许温度与该最大与允许温度一个平移步幅量。
12.如权利要求10所述的温度控制装置，其特征在于上述决定该调节参数的步骤前，还包含下列步骤当该温度信号高于该集成电路的该最大允许温度且该频率高于该集成电路的该最低允许频率时，同步调升该最小允许温度与该最大与允许温度一个平移步幅量。
13.如权利要求5所述的温度控制装置，其特征在于上述的时钟调节装置包含一累加器与一门通电路，用以根据该调节信号，以排除该时钟信号的部份时钟周期，藉以达成调整该时钟信号的该频率的效果。
14.一种植入于集成电路中的电源控制装置，藉由根据该集成电路的工作负载而调节该集成电路的时钟信号的方式，以自动调整该时钟信号的频率，其特征在于该电源控制装置至少包含工作负载感知器，用以侦测该集成电路的工作负载而产生一负载信号；频率调节器，与该工作负载感知器相耦合，以根据该温度信号，并藉由调整该时钟信号的该频率的方式，而决定一调节参数；以及时钟调节装置，与该频率调节器相耦合，用以根据该调节参数而排除该时钟信号的部份时钟周期，藉以调整该时钟信号的该频率，进而达成控制该集成电路的电源消耗的效果。
15.如权利要求14所述的温度控制装置，其特征在于上述的集成电路是为绘图芯片。
16.如权利要求14所述的温度控制装置，其特征在于上述的时钟调节装置包含一累加器与一门通电路，用以根据该调节信号，以排除该时钟信号的部份时钟周期，藉以达成调整该时钟信号的该频率的效果。
全文摘要
一种数字时钟调节装置,用以调整电路的时钟信号的频率,其中包含累加器与门通电路。累加器是用以根据一调节参数,而产生第一输出信号。第一输出信号则区分成由最高位所构成的调节信号,以及除去该最高位所剩余的所有位而构成的回馈信号。而回馈信号更馈送回累加器中,作为输入信号而与调节参数进行累加运算。门通电路则与累加器相耦合,并根据调节信号与时钟信号,以排除时钟信号的部份时钟周期,藉以达成调整时钟信号的频率的效果。
文档编号G06F1/08GK1375931SQ0110916
公开日2002年10月23日 申请日期2001年3月16日 优先权日2001年3月16日
发明者黄鸿儒, 白宏达 申请人:矽统科技股份有限公司