专利名称：可节省功率损耗的输送线电路及其作业方法
技术领域：
本发明是有关于一种输送线电路构造及其作业方法，尤指一种可节省功率损耗的输送线电路及其作业方法。
背景技术：
近年来，由于电子与资讯相关产业的高度发展以及人们求好求新求变的时代趋势下，各式各样的电子及资讯产品不断出炉，而现有的产品也不断翻新样式或更新版本，使人为的眼花捺乱。以往业者总是着眼于各项产品效能的提升，然而在环保意识指头的今日，人们除了产品的效能之外，对于节省能源的课题亦相当重视。另外，对于可携式电子产品而言，如笔记型电脑，越省电也就表示其电池一次充电可使用的时间越长，故而有越来越多的业者投入各项节电措施的研究。
目前业界习用约节电措施，以电脑而言，其系统如图1所示，主要包含有一输入装置11、一中央处理器(CPU)、一功率管理器(Power Management Unit；PMU)15、一设备系统控制器17及各设备系统19。为求节省用电量，系统预设有各种省电模式，当作业系统得知电脑系统闲置程度及闲置时间达预设值时，会要求功率管理器15对作业系统所指定的设备系统控制器17及中央处理器13下达切断或供应电源的命令，进入省电模式以达省电的功效。
当使用者欲操作某一设备时，则利用输入装置11(如滑鼠、键盘等)并通过应用软件，针对所需的设备系统19下控制指令，若电脑已进入较深层的省电模式而无法直接执行该指令，则可重新启动电脑系统后，再执行该指令。
上述习用的节电措施，虽可达到初步的省电效果，然而其只能对各设备系统的整体作切断或供应电源的动作，当一设备系统启动或供电后，不管其工作量的大小如何或只有部份元件需要动作，该设备系统整体都会处于高耗电的状态，无法对系统做更细部的分割以进行节电措施，造成无谓的功率损耗。
因此，如何针对上述习用节电措施所产生的缺点，以及使用时所发生的问题提出一种新颖的解决方案，设计出一种有效的节电构造，不仅可于系统工作的同时进行节电，且不影响整体的工作效率，长久以来一直是使用者殷切盼望及本发明人欲行解决的困难点所在，而本发明人基于多年从事于资讯及电子产业的相关研究、开发、及销售的实务经验，思及改良的意念，经多方设计、探讨、试作样品及改良后，终于研究出一种可节省功率损耗的输送线电路，以解决上述的问题。
发明内容
本发明所要解决的技术问题是，针对现有技术的上述不足，而提供一种可有效节省功率损耗的可节省功率损耗的输送线电路及其作业方法。
本发明的上述技术问题是由如下技术方案来实现的。
一种可节省功率损耗的输送线电路，其特征是，主要是包含有多个区块逻辑电路，各区块逻辑电路分别以一汇流排与其相邻的区块逻辑电路连接；一时脉产生器，通过讯号线连接各区块逻辑电路，用以提供各区块逻辑电路作业所需的时脉讯号；及多个时脉控制器，分别设于各区块逻辑电路中，可接收来自时脉产生器的时脉讯号，并依各区块逻辑电路的作业状况控制该区块逻辑电路的时脉频率。
本发明所提供的可节省功率损耗的输送线电路，除上述必要技术特征外，在具体实施过程中，还可补充如下技术内容各该等区块逻辑电路间设有一时脉控制汇流排，分别连接各相邻区块逻辑电路中的时脉控制器。
该区块逻辑电路的作业状况包含有正常运算及闲置等状况。
各区块逻辑电路的时脉频率包含有工作频率、闲置频率及停止等。
该时脉控制器包含有分频器及开关元件的其中之一。
该汇流排选择为资料汇流排、控制汇流排及其组合式的其中之一。
该时脉控制汇流排后为一讯号线。
本发明还提供一种用于上述的可节省功率损耗的输送线电路的作业方法，其主要实施步骤的特征是包含有当其中一区块逻辑电路接收到资料及控制讯号开始工作时，传送一时脉控制讯号到其前一级区块逻辑电路的时脉控制器，以调整该上一级区块逻辑电路的时脉频率。
该作业方法，除上述必要技术特征外，在具体实施过程中，还可补充如下该上一级区块逻辑电路的时脉频率是依该区块逻辑电路的性质而选择为一闲置频率及停止的其中之一。
当其中一区块逻辑电路工作即将完成时，传送一时脉控制讯号至其下一级区块逻辑电路的时脉控制器，以调整该下一级区块逻辑电路的时脉频率为工作频率。
该时脉控制讯号是通过一时脉控制汇流排传送。
本发明的优点在于利用本发明的构造及方法，可在输送线架构的集成电路中，使需要工作的区块逻辑电路在工作频率下正常运作，而暂时不需工作的区块逻辑电路则依其电路的特性，可让时脉频率停止者，将其停止；不能停止者，则使其时脉频率维持于一较低的闲置频率。藉由控制各区块逻辑电路的时脉频率而可减少或停止电路中各元件开关切换的动作，可于不影响整体工作效率的状况下，将功率的损耗减到最少。
兹为对本发明的特征、结构及所达成的功效有进一步的了解与认识，谨佐以较佳的实施例及配合附图详细说明如后
图1是习知技术中电脑系统运作流程的区块图；
图2是习用输送线架构电路的方块示意图；图3是本发明一较佳实施例架构的方块示意图；及图4是本发明架构的局部放大图。
具体实施例方式
由于电子及资讯工业的日益精进发展，以及人们对速度与效率的要求，大部分的集成电路设计都已倾向于使用输送线(pipeline)架构来增进其工作效率。传统电子系统的作业方式是以循序的方式进行，以电脑而言，即其指令周期是从撷取(Fetch)，解码(Decode)，执行(Execute)，储存(Store)按顺序一一处理，故集成电路的设计只要能达成作业目的即可，不用做特别的规划。
这种设计的缺点，在于每一工作项目的进行，都要等到前一项工作完成整个程序后，才能进行下一个工作，造成许多等待时间的浪费。
现在这种执行方式已逐渐由输送线的方式取代，即在撷取下一个指令时，不必等待先前指令执行完毕即开始撷取下一个指令，即所谓的预先撷取(Prefetch)。这种输送线方式可减少各阶段的真空与停滞，可使多个运算指令在同一时段的基础上同时执行。为了配合这种执行方式，集成电路中各运算模组的设计亦需做相应的规划，如图2所示。
在输送线架构下，集成电路模组20主设计可区分为多个区块逻辑电路，其中第一区块逻辑电路22为第二区块逻辑电路24的前一级逻辑电路，而第三区块逻辑电路26则为第二区块逻辑电路24的后一级逻辑电路。各区块逻辑电路分别以一资料与控制汇流排25与其前一级区块逻辑电路及后一级区块逻辑电路连接。而时脉产生器28则分别以讯号线与各区块逻辑电路连接，藉以提供各区块逻辑电路工作所需的时脉讯号。
当资料与控制讯号由一外部汇流排21传送到第一区块逻辑电路22，第一区块逻辑电路22即开始进行所要求的运算，完成后即将结果传送到其下一级逻辑电路第二区块逻辑电路24进行运算，完成后再传送到第三区块逻辑电路26，依此类推。而该第一区块逻辑电路22将结果传送到第二区块逻辑电路24后，即可再接收下一个指令，进行下一个工作。
请参阅图3与图4，分别为本发明一较佳实施例的方块示意图与其局部放大图。如图所示，本发明主要是于集成电路模组30中，其输送线架构的多个区块逻辑电路32、34、36中各增设一时脉控制器325、345、365，各时脉控制器分别以一讯号线连接时脉产生器38，可接收来自时脉产生器38的时脉讯号，而依各区块逻辑电路的工作状态调整其时脉频率。各区块逻辑电路间，除了原来用以传送资料与控制讯号的资料与控制汇流排34外，尚可增设一时脉控制汇流排46，用以传送各时脉控制器间的时脉控制讯号。
当资料与控制讯号经由一外部汇流排42传送到第一区块逻辑电路32时，该第一区块逻辑电路32即开始运算工作，当工作即将完成时，其时脉控制器325可通过时脉控制汇流排46传送一启动时脉控制讯号到第二区块逻辑电路34的时脉控制器345，该时脉控制器345可将第二区块逻辑电路34的时脉频率调整到工作频率，准备开始运作，而第一区块逻辑电路32于工作完成后，即将其运算结果经资料与控制汇流排44传送到第二区块逻辑电路34。
第二区块逻辑电路34接收到第一区块逻辑电路32的运算结果后，也开始进入运算工作的状态，其时脉控制器345同时通过时脉控制讯号传送一闲置时脉控制讯到第一区块逻辑电路32的时脉控制器325，该时脉控制器325则可依第一区块逻辑电路32的电路特性，将其时脉频率调降为一闲置频率或停止。
同样的，当第二区块逻辑电路34即将完成工作时，其时脉控制器345亦可利用时脉控制汇流排46传送启动时脉控制讯号到第三区块逻辑电路36的时脉控制器365，藉以将第三区块逻辑电路36的时脉频率调整到工作频率，准备接收第二区块逻辑电路34的运算结果开始工作。
本发明的时脉控制器是可依各区块逻辑电路的特性而选择设置开关元件或除频器。对于可使其时脉频率停止的，可于时脉控制器中设置开关元件，于该区块逻辑电路闲置时，直接将来自时脉产生器的输入时脉关闭。对于无法停止其时脉频率的区块逻辑电路，则可于时脉控制器中设置除频器，当该区块逻辑电路处于闲置状态时，利用该除频器将输入的时脉频率调降到一较低的闲置频率。又，上述连接各时脉控制器的时脉控制汇流排，可以一讯号线实施，即可达到传送时脉控制讯号的功效。
综上所述，当知本发明是有关于一种输送线电路构造及其作业方法，尤指一种可节省功率损耗的输送线电路及其作业方法，其主要是于各区块逻辑电路中设有一时脉控制器，可于一区块逻辑电路开始工作时，将其前一级区块逻辑电路的时脉调整为一闲置频率或停止，而于工作即将完成时，将其下一级区块逻辑电路调整为工作频率，可有效节省功率的损耗者。故本发明实为一富有新颖性、进步性，及可供产业利用，符合专利申请要件无疑，依法提请发明专利申请，恳请贵审查委员早日赐予本发明专利，实感德便。
但是以上所述，仅为本发明的一较佳实施例而已，并非用来限定本发明实施的范围，即凡依本发明申请专利范围所述的形状、构造、方法、特征及精神所为的均等变化与修饰，均应包括于本发明的申请专利范围内。
权利要求
1.一种可节省功率损耗的输送线电路，其特征是，主要是包含有多个区块逻辑电路，各区块逻辑电路分别以一汇流排与其相邻的区块逻辑电路连接；一时脉产生器，通过讯号线连接各区块逻辑电路，用以提供各区块逻辑电路作业所需的时脉讯号；及多个时脉控制器，分别设于各区块逻辑电路中，可接收来自时脉产生器的时脉讯号，并依各区块逻辑电路的作业状况控制该区块逻辑电路的时脉频率。
2.根据权利要求1所述的可节省功率损耗的输送线电路，其特征是各该等区块逻辑电路间设有一时脉控制汇流排，分别连接各相邻区块逻辑电路中的时脉控制器。
3.根据权利要求1所述的可节省功率损耗的输送线电路，其特征是该区块逻辑电路的作业状况包含有正常运算及闲置等状况。
4.根据权利要求1所述的可节省功率损耗的输送线电路，其特征是各区块逻辑电路的时脉频率包含有工作频率、闲置频率及停止等。
5.根据权利要求1所述的可节省功率损耗的输送线电路，其特征是该时脉控制器包含有分频器及开关元件的其中之一。
6.根据权利要求1所述的可节省功率损耗的输送线电路，其特征是该汇流排选择为资料汇流排、控制汇流排及其组合式的其中之一。
7.根据权利要求2所述的可节省功率损耗的输送线电路，其特征是该时脉控制汇流排后为一讯号线。
8.一种用于如权利要求1所述的可节省功率损耗的输送线电路的作业方法，其主要实施步骤的特征是包含有当其中一区块逻辑电路接收到资料及控制讯号开始工作时，传送一时脉控制讯号到其前一级区块逻辑电路的时脉控制器，以调整该上一级区块逻辑电路的时脉频率。
9.根据权利要求8所述的作业方法，其特征是各该等区块逻辑电路间尚设有一时脉控制汇流排，连接各相邻区块逻辑电路的时脉控制器，该时脉控制讯号通过该时脉控制汇流排传送。
10.根据权利要求8所述的作业方法，其特征是该上一级区块逻辑电路的时脉频率是依该区块逻辑电路的性质而选择为一闲置频率及停止的其中之一。
11.根据权利要求8所述的作业方法，其特征是尚可包含有下列步骤当其中一区块逻辑电路工作即将完成时，传送一时脉控制讯号至其下一级区块逻辑电路的时脉控制器，以调整该下一级区块逻辑电路的时脉频率为工作频率。
12.根据权利要求11所述的作业方法，其特征是该时脉控制讯号是通过一时脉控制汇流排传送。
全文摘要
本发明是有关于一种输送线电路及其作业方法,尤指一种可节省功率损耗的输送线电路及其作业方法,其特征是:包含有多个区块逻辑电路及一时脉产生器,其中各区块逻辑电路分别设有一时脉控制器,并各以一汇流排与相邻的区块逻辑电路连接;当其中一区块逻辑电路接收到资料及控制讯号开始工作时,可传送一时脉控制讯号至其上一级区块逻辑电路,依该上一级区块逻辑电路的性质而调整其时脉频率为一闲置频率或停止,藉以节省功率的损耗;亦可于一区块逻辑电路即将完成工作时,传送一时脉控制讯号至其下一级区块逻辑电路,调整其时脉为工作频率,以利工作的进行。
文档编号G06F1/32GK1383047SQ0212224
公开日2002年12月4日 申请日期2002年6月3日 优先权日2002年6月3日
发明者陈永晖, 黄祥洲, 胡志维 申请人:威盛电子股份有限公司