专利名称：通用序列汇流排主机系统的制作方法
技术领域：
本发明涉及通用序列汇流排(USB)的介面，尤其是在一分离晶片(亦称为具有实体层的外接源集线器External Rect Hub Phy，简称为ERHP)中提供源集线器以及实体层的一种通用序列汇流排主机系统。
背景技术：
通用序列汇流排(USB)广泛地被使用来作为个人电脑(PC)与周边装置(如打印机与扫描器)之间的数据通讯或连接的介面。图1与图2为示意图，其描绘一主机系统与一或多个周边装置的典型的USB连接方式。
首先参阅图1，主机系统10(如果以个人电脑的形式加以实施)通常包括一主机板12、一中央处理单元(CPU)14、一基本输入/输出系统(BIOS)16、一存储器(诸如，动态随机存取存储器(DRAM))18、与一磁芯逻辑(core logic)20均可以用习知技艺的方式被提供于主机板12上。至少一第一端口22可以被设置而与主机系统10的一后端面板相接，而且至少一第二端口24可以被设置而与主机系统10的一前端面板相接。
图2绘示磁芯逻辑20与其周边装置的介面。详而言之，磁芯逻辑20具有一南桥(south bridge)晶片26，其被耦合至一电脑协定控制数据(PCI)汇流排28，以沟通主机系统10内的资讯。南桥晶片26包括一USB主机控制器30与一源集线器32，其与控制器30以及一或多个模拟实体层(PHY)34连接。如本技艺中所习知者，实体层为通讯技术中的最低信号位准。实体层34通过线A与线B提供低位准的模拟差动信号至USB装置36(诸如周边装置)。数据传输速率可根据适用的USB标准而有所不同。举例而言，对于USB2.0，数据传输速率为480MHZ(高速)，而对于USB1.1数据传输速率为12MHZ(全速)或1.5MHZ(低速)。
不幸地，当如图1与图2中所示的电路被使用于USB2.0系统时，480MHZ的高速数据传输速率可能导致若干令人讨厌的问题。首先，实体层34上的良率可能降低，因而降低南桥晶片26的良率，进而增加产品的成本。低良率可以归于对于制程参数误差的限制，以及对于高速模拟电路的耦合杂讯的低免疫性。其次，与前端面板相接的USB端口24上的信号完整性也被波及。如图1所示，磁芯逻辑20的南桥晶片26为典型地靠近于主机板12的后端面板，使得从端口22的线A比较短。然而，从端口24的线B的长度通常比较长。所以长线会使沿着线B传输的高速模拟信号遭到扭曲，因而损害信号的完整性(亦即，信号可能会不一致)。再者，沿着线B的高时脉率可能导致主机板12处的电磁干扰(EMI)，因为沿着长线B行进的高速USB信号将会发射电磁波而造成高度的电磁干扰。这种高度的电磁干扰将会增加完成电磁相容性的成本。
为了克服上述的问题，有人提出从南桥晶片26中分离出实体层34并且以分离晶片(SC)的形式提供该实体层34，如图3所示。不幸地，这种方法会导致其他难解的问题。举例来说，如果你有6个端口，每一端口使用15个接脚(此为目前习用的UTMI标准)，这将会产生总共90只接卿。过量的接脚数目将会明显地增加磁芯造辑20的成本。
是以，依然需要提供一种适用于一USB主机系统与一周边装置之间，并可以克服上述问题的介面。
发明内容
本发明的一目的在于提供一种一主机系统与一周边装置之间的USB介面，其不会损害所传输的信号的完整性。
本发明的另一目的是提供一种一主机系统与一周边装置之间的高速USB介面，其对于磁芯逻辑的良率不具有负面的影响。
本发明的又一目的是提供一种一主机系统与一周边装置之间的高速USB介面，其可以最小化电磁干扰。
本发明的再一目的是提供一种一主机系统与一周边装置之间的高速USB介面，其不需要过量的接脚数目。
为达成上述目的，本发明一种通用序列汇流排(USB)主机系统，其包括一磁芯逻辑，其包括相互耦合的一主机控制器与一第一源集线器；一第二源集线器，其外接至该磁芯逻辑并且通过通用媒体介面而被耦合至该第一源集线器；以及复数个USB端口，其被耦合至该第二源集线器，每一该USB端口被耦合至一外接USB装置。
本发明还提出另一种方案一种通用序列汇流排(USB)主机系统，其包括一第一晶片，其包括相互耦合的一主机控制器与一第一源集线器的一磁芯逻辑；一第二晶片，其具有通过通用媒体介面而被耦合至该第一源集线器的一第二源集线器；以及复数个USB端口，其被耦合至该第二源集线器，每一该USB端口被耦合至一外接USB装置。
本发明的优点十分显著。首先，本发明的ERHP通过UMI介面而被耦合于每一端口与磁芯逻辑之间，由于每一ERHP可以被设置而分别与不同的端口相接，线A与线B的长度或距离非常短，使得诸如低良率、电磁干扰、信号不完整等问题均可被避免。此外，为了完成本发明所作的修正已最小化，并且不会招致成本的增加或是带来其他问题；其次，由于每一UMI介面仅需要大约36只接脚而且也不再需要对于每一端口提供15只接脚，提供过量数目的接脚的问题可被消除。其次，由于实体层被与磁芯逻辑分开提供，任何对于实体层良率的负面影响也不会影响磁芯逻辑的良率。
图1为一习用USB主机系统的示意方块图；图2为一示意方块图，其绘示图1所示的习用USB主机系统的磁芯逻辑与一或多个周边装置的连接；图3为一示意方块图，其绘示另一习用USB主机系统的磁芯逻辑与一或多个周边装置的连接；图4为一示意方块图，其绘示一USB主机系统的磁芯逻辑与一或多个周边装置的根据本发明的连接；图5为一示意方块图，其更详细地绘示图4的连接；图6为使用图4与图5的连接方式的本发明的USB主机系统的一示意方块图。
具体实施例方式
以下的详细叙述将用以提供对于本发明的进一步了解，而非作为限制的用。然而，熟习此项技艺者将明白本发明亦可适用于本详细叙述所未提及的其他具体实施例。例如，为人熟悉或习知的数据处理技术、硬件装置与电路不加以赘述，以免因为不必要的细节而妨碍对于本发明的了解。
本发明提供一USB主机系统100，其中源集线器320及实体层134与磁芯逻辑120分开被提供。参阅图4并且与图3作比较，本发明从南桥126中移除了源集线器132，并且在一分离晶片104(亦称为具有实体层的外接源集线器，简称为ERHP)中提供源集线器132以及实体层134。此外，一虚拟源集线器(virtual root hub)108以相同于习用的源集线器结合主机控制器的方式与主机控制器130相结合。就这一点而言，众所周知地，习用主机控制器使用源集线器的若干个暂存器。换言之，习用主机控制器与习用源集线器之间的介面包括复数个串联的暂存器，使得主机控制器得以控制源集线器。因此，一虚拟源集线器108与主机控制器130相结合以形成此一介面。根据本发明的一具体实施例，源集线器132在结构上可以与虚拟源集线器108相同，其均由串联的复数个集线器暂存器与端口暂存器所构成。源集线器132亦可以被称作外接源集线器或是遮影源集线器(shadowed root hub)。
再参阅图5，南桥126也可以包括被耦合至主机控制器130的虚拟源集线器108。在此，主机控制器130可以包含一或两个不同组的介面引擎与处理器。第一组包括一或多个串列介面引擎(SIE)140、以及一OHCI/UHCI(OPENHOST CONTROL INTERFACE/UNIVERSAL HOST CONTROL INTERFACE)列处理器142，其被耦合至虚拟源集线器108与SIE 140以进行以USB1.1系统连接的操作。第二组包括一平行介面引擎(PIE)144、以及一EHCI列处理器146，其被耦合至虚拟源集线器108与PIE144以进行以USB2.0系统连接的操作。如在此所使用者，OHCI代表开放主机控制器介面，UHCI代表通用主机控制器介面，以及EHCI(ENHANCED HOST CONTROLLER INTERFACE)代表增强主机控制器介面。南桥126的一侧被耦合至一主机系统介面148，而其另一侧则通过一通用媒体介面(UMI)而被耦合至ERHP 104。
通用媒体介面可以包括三个介面。一第一介面为一暂存器映射介面(RMI)，其以映射个别集线器内的暂存器的方式作为虚拟源集线器108与外接源集线器132之间的介面，使得该暂存器彼此遮影。这种遮影效应使得主机控制器130能够以如同外接源集线器132被设置于南桥126内并且与主机控制器130相结合的方式控制外接源集线器132。换言之，主机控制器130提供对于外接源集线器132的“透明”控制。任何具有上述功能的控制介面均可以被使用来作为RMI介面，而且一种不用来作为限制的范例为IC间(inter-IC)汇流排介面或其他类似的介面。因此，主机系统100与其南桥126可以发送指令至处理器142、146，以读取虚拟源集线器108的暂存器的内容，并且使得外接源集线器132执行习用源集线器的功能。这些功能的例子包括端口连接/断线侦测、端口致能/禁能控制、端口重置(reset)控制、端口悬置(suspend)/回复(resume)控制、端口电源开启/关闭控制、端口过电流侦测、状态监控、与状态控制。
第二介面为一通用收发器巨胞介面(universal transceiver macrocellinterface，UTMI)，其用来作为PIE144与ERHP 104的EHCI源集线器端口150的串列输入平行输出(SIPO)与平行输入串列输出(PISO)端口之间的介面。第三介面为一串列媒体介面(serial media interface，SM1)，其用来作为一或多个SIE 140与ERHP 104的对应数目(一或多个)OHCI/UHCI源集线器端口152的串列输入串列输出(SISO)端口之间的介面。UTMI与SMI(SYSTEMMANAGEMENT INTERFACE)介面可以通过使用任何可以用来转移数据的熟知或习用的UTMI与SMI介面而被实现。
ERHP 104包括耦合至EHCI源集线器端口150与OHCI/UHCI源集线器端口152的外接源集线器132。外接源集线器132以及EHCI源集线器端口150与OHCI/UHCI源集线器端口152依序被耦合至一端口路由逻辑160，其用来决定数据是否应该从SMI(USB1.1.)或UTMI(USB2.0)介面被传送。端口路由逻辑的规格如EHCI中所定义。端口状态控制与速度侦测逻辑162被耦合至端口路由逻辑160，并且执行若干功能。举例而言，逻辑162由主机控制器130所控制，以决定哪一个实体层端口134被插入，以控制数据流、控制实体层端口的状态、并且侦测其速度(即，判断其为USB1.1或USB2.0)。逻辑162接着被耦合至该复数个实体层端口134，其依序被耦合至其个别的装置136。逻辑162可以从熟知的电路被提供至习知技艺的USB，因此更详细的说明不予赘述。逻辑162的速度侦测的操作(亦称为高速侦测)被定义于UTCI与USB2.0规格中。逻辑162根据速度侦测的结果来控制端口状态该端口状态被定义于USB2.0规格中。
图6绘示实施于主机系统100的本发明的原理。图6中的元件112、114、116、118、122、与124分别相同于图1中的元件12、14、16、18、22、与24。本发明的不同点在于本发明的ERHP 104通过UMI介面而被耦合于每一端口(诸如122与124)与磁芯逻辑120之间。由于每一ERHP 104可以被设置而分别与不同的端口122与124相接，线A与线B的长度或距离非常短，使得诸如低良率、电磁干扰、信号不完整等问题均可被避免。此外，为了完成本发明所作的修正已最小化，并且不会招致成本的增加或是带来其他问题。举例而言，图1至3中的主机控制器30所使用的相同的软件指令与驱动程序亦可以被图4至6中的主机控制器130所使用以控制外接源集线器132。
本发明的额外的优点也十分显著。首先，由于每一UMI介面仅需要大约36只接脚而且也不再需要对于每一端口提供15只接脚，提供过量数目的接脚的问题可被消除。其次，由于实体层134被与磁芯逻辑120分开提供，任何对于实体层134的良率的负面影响也不会影响磁芯逻辑120的良率。
因为经过UMI的数据传输速率为60MHZ，对于复数个ERHP 104来说，可以通过UMI而同时作为介面。
此外，即使图6绘示在前端面板与后端面板的每一者分别提供有一个端口124与122，也可以在前端面板与后端面板的每一者提供任何数目的端口。作为一非用以限制的范例，可以在前端面板与后端面板的每一者提供三个端口。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明之精神和范围内，当可做些许更动与润饰，因此本发明之保护范围当视权利要求书范围所界定者为准。
权利要求
1.一种通用序列汇流排(USB)主机系统，其特征是包括一磁芯逻辑，其包括相互耦合的一主机控制器与一第一源集线器；一第二源集线器，其外接至该磁芯逻辑并且通过通用媒体介面而被耦合至该第一源集线器；以及复数个USB端口，其被耦合至该第二源集线器，每一该USB端口被耦合至一外接USB装置。
2.如权利要求1所述的系统，其特征是还包括复数个实体层，每一该实体层被耦合于该第二源集线器与一对应的USB端口之间。
3.如权利要求1所述的系统，其特征是该第二源集线器被设置在一独立于该磁芯逻辑的分离晶片中。
4.如权利要求1所述的系统，其特征是该第一源集线器与该第二源集线器具有相同结构，而且分别包括复数个暂存器，该复数个暂存器被映射至对方源集线器中的对应暂存器。
5.如权利要求3所述的系统，其特征是该分离晶片还装载复数个实体层，每一该实体层被耦合于该第二源集线器与一对应的USB端口之间。
6.如权利要求5所述的系统，其特征是该分离晶片还装载一端口路由逻辑，其被设置于该第二源集线器与该实体层之间。
7.如权利要求5所述的系统，其特征是该分离晶片还装载一端口状态控制与速度侦测逻辑，其被设置于该端口路由逻辑与该实体层之间。
8.如权利要求1所述的系统，其特征是该主机控制器包括以下至少一组介面引擎与处理器第一组包括至少一或多个串列介面引擎、以及一OHCI/UHCI列处理器，该OHCI/UHCI列处理器与该第一源集线器、及该串列介面引擎耦合，以进行以USB1.1系统连接的操作；第二组包括一平行介面引擎、以及一EHCI列处理器，该EHCI列处理器与该第一源集线器、及该平行介面引擎相耦合，以进行以USB2.0系统连接的操作。
9.如权利要求1所述的系统，其特征是该通用媒体介面包括该映射介面、一串列媒体介面、以及一通用收发器巨胞介面。
10.如权利要求1所述的系统，其特征是还包括一主机板，而且其中该磁芯逻辑被提供于该主机板上，而且该第二源集线器外接于该主机板。
11.一种通用序列汇流排(USB)主机系统，其特征是包括一第一晶片，其包括相互耦合的一主机控制器与一第一源集线器的一磁芯逻辑；一第二晶片，其具有通过通用媒体介面而被耦合至该第一源集线器的一第二源集线器；以及复数个USB端口，其被耦合至该第二源集线器，每一该USB端口被耦合至一外接USB装置。
12.如权利要求11所述的系统，其特征是该第二晶片包括复数个实体层，每一该实体层被耦合于该第二源集线器与一对应的USB端口之间。
13.如权利要求11所述的系统，其特征是该第一源集线器与该第二源集线器具有相同结构，而且分别包括复数个暂存器，该复数个暂存器被映射至对方源集线器中的对应暂存器。
全文摘要
一种通用序列汇流排主机系统，包括一磁芯逻辑，其包括相互耦合的一主机控制器与一第一源集线器；一第二源集线器，其外接至该磁芯逻辑并且通过通用媒体介面而被耦合至该第一源集线器；以及复数个USB端口，其被耦合至该第二源集线器，每一该USB端口被耦合至一外接USB装置；本发明的集线器通过通用媒体介面而被耦合于每一端口与磁芯逻辑之间，由于每一集线器可以被设置而分别与不同的端口相接，线A与线B的长度或距离非常短，使得诸如低良率、电磁干扰、信号不完整等问题均可被避免；其次，由于每一通用媒体介面仅需要大约36只接脚而且也不再需要对于每一端口提供15只接脚，提供过量数目的接脚的问题可被消除；再次，由于实体层被与磁芯逻辑分开提供，任何对于实体层良率的负面影响不会影响到磁芯逻辑。
文档编号G06F1/16GK1501206SQ0214896
公开日2004年6月2日 申请日期2002年11月14日 优先权日2002年11月14日
发明者张良熙, 荣蕴博, 朱炳盈, 高照庭 申请人:华邦电子股份有限公司