专利名称:一种收信机内的中频信号处理方法和电路的制作方法
技术领域:
本发明涉及无线电技术、通信技术和微电子以及软件技术,具体地说,涉及无线通信的射频及中频信号处理领域,更具体地说,涉及一种软件定义无线电体系收信机基本单元中的中频信号处理方法和电路。
背景技术:
传统的无线电,是指由硬件实现其通信功能的无线电。无线电技术演化先后出现了模拟无线电、数字无线电和可编程数字无线电,数字无线电和可编程数字无线电主要也是靠硬件实现其通信功能。DSP、FPGA及通用处理器(GP)等硬件的发展和PC机总线概念的引入,导致无线电结构的重大变革,使无线电技术与计算机技术结合进入了新的阶段;目前已经形成体系的是软件定义无线电Software Defined Radio简称SDR,能够用软件控制和配置处理单元。SDR结构的基本单元包括收发天线及馈线、射频发信机、射频收信机、高速数字链路、通用基带数字信号处理平台和多种软件包。软件都将存放在基带数字信号处理平台中,或通过网络加载进来,包括,控制软件包如对基站进行配置、设置、管理等的软件;物理层软件包对每一种标准和制式将有其物理层软件;高层软件分别对每一种标准和制式;系统接口软件对多种接口要求。
目前的无线通信标准中,每个载波的带宽从25kHz(TACS)到5MHz(WCDMA);工作频段从800MHz到3GHz;在射频接收和发射各方面都有不同的技术指标。这对SDR多模式设备来说是最具有挑战性的工作。宽带可编程、可配置的射频和中频技术是一个必须解决的重要问题,单靠目前射频元器件的水平还无法解决(在下面还将进一步具体说明),而提出的初期SDR设备,不是一个完全SDR设备,在支持多标准时还可能要求更换射频模块,射频和中频技术核心和实质内容涉及信号处理。信号处理是通信领域的最基础的技术,通信领域的信号处理要求实时和准确,与硬件结合紧密,一般意义上的信号处理是指在频域内利用器件、结合了软件的器件或者由软件控制的器件对信号进行实时处理。
无线通信的射频及中频信号处理领域中的中频信号处理,分为发信机和收信机的中频信号处理,主要实现基带信号与射频信号之间的上/下变频、频率调谐、频率跟踪、中频滤波、相位控制、增益控制、调制/解调等功能,收信机的中频信号处理系统和电路是实现下变频和解调功能。
在下面,进一说明收信机中的宽带可编程、可配置的射频和中频技术目前的实现方法收信机内含的典型中频信号处理电路,如图1所示,其输入是中频模拟输入信号IF,其输出是基带数字信号DB;包括数字下变频信号处理电路Digital Down Converter简称DDC和模拟/数字转换器Analog-to-Digital Converter简称ADC,DDC和ADC的工作时钟分别定义为DDC_CLOCK简称DDCK和ADC_CLOCK简称ADCK。
图1所示电路的中频信号处理过程是1、ADC在给定速率采样时钟即给定工作时钟ADCK的驱动下对模拟中频输入信号IF进行数字化转换。当ADCK大于或小于IF频带的2倍时,ADC对IF进行过采样或欠采样的数字化转换后得到中频数字信号DIF,ADC再将得到的中频数字信号DIF按ADC采样时钟1/N(N=1,2,…,N)的速率同步输入到DDC。2、DDC在给定的数字输入选通时钟即工作时钟ADCK的驱动下对输入的中频数字信号DIF进行实时的信号处理,实现中频数字信号到基带数字信号的下变频,频率调谐、频率跟踪、中频滤波、相位控制、增益控制、解调等功能,最后输出数字信号DB。在此电路中,DDC的工作时钟DDCK的高、低决定了DDC的信号处理能力和处理后数字信号的输出带宽,为了有效利用DDC的最大处理能力和最大输出带宽,采用了与ADCK相同速率的时钟作为DDC数字输入选通时钟和工作时钟。
由于半导体集成电路技术的限制,使ADC和DDC的工作时钟速率和输入/输出速率有限,以及DDC对数字信号的降阶处理等的速率也有限,致使单通道DDC最大数字信号输出速率是有限的,经DDC处理后所输出的基带数字信号IF的带宽也是有限的,从而限制了DDC处理后的基带数字信号IF的带宽,这种带宽仅可以满足通常的基带数字信号输出的要求;而依靠现有用来设计无线通信收信机的模拟/数字转换器(ADC)的速度和数字下变频器(DDC)的处理速度和能力,还远远不能满足无线通信设备中收信机的宽带高中频信号处理的要求,特别是在需要高倍率采样的宽带数字信号输出的应用中。因而SDR宽带可编程、可配置的射频和中频技术中收信机的目前实现方法是存在问题的,仅能满足通常模拟中频输入信号处理和通常的基带信号输出的要求。另一方面,传统无线通信设备中的收信机的中频信号处理电路和系统,通常是为特定的无线通信系统设计的,具有固定的频率源和时钟源,且不能改变,因而它们只能在特定模式、特定载频和特定带宽的系统中应用。
同时,在本申请人先期提出的专利申请“一种中频信号处理方法和电路”解决了与本发明在收信机中存在问题相对应的在发信机中存在的问题,它给发信机提供了一种中频信号处理方法和电路,能在满足通常中频信号处理的要求下,还可以输出宽带中频模拟信号,进一步用以满足不同模式、载频或带宽的需要以及不同无线通信系统的要求,全面实现SDR。
发明内容
本发明要解决的技术问题是,如何贯彻SDR思想,在目前技术条件下给收信机提供一种中频信号处理方法和电路,能在满足通常中频模拟信号处理的要求下,还可以实现宽带高倍率过采样基带数字信号或宽带中频数字信号输出,进一步用以满足不同模式、载频或带宽的需要以及不同无线通信系统的要求,全面实现SDR。
本发明一个对应方法的技术问题这样解决,利用软件和通用处理单元、使用数字中频技术,构造应用在收信机内的中频信号处理方法,采用了重采样方法,包括用于把输入中频模拟信号IF转化为基带数字信号、宽带高倍率过采样基带数字信号或宽带中频数字信号DO输出的通用多通道并行处理流程;所述重采样方法是对一次采样输出的数字信号DB进行重采样处理得到所述中频模拟信号的二次采样信号DO,所述二次采样信号DO的采样频率高于所述一次采样信号DB的采样频率;所述中频模拟信号IF是任何一种单模式、单载频的中频模拟信号、任何一种单模式、多载频的合成中频模拟信号或者任何一种多模式合成中频模拟信号。
按照本发明提供的处理方法,其特征在于,所述多通道并行处理流程采用交叉采样合成的重采样方法,包括以下步骤2.1)并行交叉采样对所述中频模拟信号IF同时进行交叉采样,所述采样的具体采样点相互交错,输出多个中频数字信号DIF1、DIF2、……、DIFN;2.2)与并行交叉采样一一对应的数字下变频信号处理对每一路所述中频数字信号按一定规则进行数字下变频信号处理,输出多个窄带基带数字信号DB1、DB2、……、DBN;2.3)合成输出叠加N路所述窄带基带数字信号宽带输出宽带高倍率过采样基带数字信号或宽带中频数字信号DO。
所述一次采样对应的是DB1、DB2、……或DBN,所述二次采样对应的是宽带中频数字信号DO。
按照本发明提供的处理方法,其特征在于,所述多通道并行处理流程的步骤2.1)可以简化,采用交叉数字下变频信号处理合成输出的重采样方法,包括3.1)模/数转换高倍采样处理将所述中频模拟信号IF进行高倍采样,转换为中频数字信号DIF输出;3.2)交叉数字下变频信号处理对所述中频数字信号按一定规则交叉进行数字下变频信号处理,输出多个窄带基带数字信号DB1、DB2、……、DBN;3.3)合成输出叠加N路所述窄带基带数字信号宽带输出宽带高倍率过采样基带数字信号或宽带中频数字信号DO。
所述一次采样对应的是DB1、DB2、……或DBN,所述二次采样对应的是宽带中频数字信号DO。
按照本发明提供的处理方法,其特征在于,所述多通道并行处理流程在步骤2.2)和步骤2.3)之间还包括重采样插值处理过程;所述重采样插值处理过程采用的重采样插值处理的重采样方法,对所述基带数字信号DB进行R阶插值处理,所述插值是对所述中频模拟信号IF未进行采样处理的中间值按一定重采样插值算法估算得出来的数值;所述重采样插值算法是任何一种。这时是合成输出。
按照本发明提供的处理方法,其特征在于,所述多通道并行处理流程中步骤2.3)可以替换为重采样插值处理和分路输出过程;所述重采样插值处理过程采用的重采样插值处理的重采样方法,对所述基带数字信号DB进行R阶插值处理,所述插值是对所述中频模拟信号IF未进行采样处理的中间值按一定重采样插值算法估算得出来的数值;所述重采样插值算法是任何一种;所述分路输出不经过合成直接输出。这时可以分路输出每路基带信号。
按照本发明提供的处理方法,其特征在于,当所述中频模拟信号IF是任何一种单模式、单载频的中频模拟信号,所述通用多通道并行处理流程可以简化为通用单通道处理流程;所述通用单通道处理流程包括以下步骤6.1)通用模/数转换采样处理将所述中频模拟信号IF转换为中频数字信号DIF输出;
6.2)通用数字下变频信号处理将中频数字信号DIF按一定规则转换为窄带基带数字信号DB;6.3)重采样插值处理所述重采样处理方法是重采样插值处理,对所述基带数字信号DB进行R阶插值处理将窄带基带数字信号DB转化宽带高倍率过采样基带数字信号DO输出;所述插值是对所述中频模拟信号IF未进行采样处理的中间值按一定重采样插值算法估算得出的数值;所述重采样插值算法是任何一种。
按照本发明提供的处理方法,其特征在于,所述并行交叉采样的采样频率和采样开始时刻对应于所述中频模拟信号的模式以及载频,所述一一对应的数字下变频信号处理的工作时钟对应于所述采样频率和采样开始时刻。
按照本发明提供的处理方法,其特征在于,所述交叉数字下变频信号处理的工作时钟对应于所述中频模拟信号的模式以及载频。
本发明另一个对应电路的技术问题这样解决,利用软件和通用处理单元、使用数字中频技术,构造收信机内的中频信号处理电路,包括可编程和可配置时钟信号发生器以及软件包,其特征在于,还包括多个并联的单通道处理电路以及连接在所述单通道处理电路输入端的均衡器E和输出端的合路器PS;所述单通道处理电路包括顺序电连接的用于转换输入中频模拟信号为中频数字信号的模/数转换器ADC、用于对所述中频数字信号进行下变频处理的数字下变频处理电路DDC和用于重采样插值的重采样插值电路RS,所述数/模转换器ADC为输入端,所述重采样插值电路RS为输出端;所述中频模拟信号IF是任何一种单模式、单载频的中频模拟信号、任何一种单模式、多载频的合成中频模拟信号或者任何一种多模式合成中频模拟信号IF。这种电路结构定义为多ADC宽带中频信号处理电路。
按照本发明提供的处理电路,其特征在于,所述均衡器E和包含在所述单通道处理电路中的多个中频数字信号的模/数转换器ADC可以用一个中频数字信号的模/数转换器ADC代替。这种电路结构定义为多DDC宽带中频信号处理电路。
按照本发明提供的处理电路,其特征在于,在多ADC或DDC宽带中频信号处理电路结构中,所述单通道处理电路可以用由顺序电连接的模/数转换器ADC和数字下变频处理电路DDC组成的典型中频信号处理电路代替;按照本发明提供的处理电路,其特征在于,当所述中频模拟信号IF是任何一种单模式、单载频的中频模拟信号时,所述中频信号处理电路可以用本发明的所述单通道处理电路代替。
本发明提供的中频信号处理方法和电路,在满足通常中频模拟信号处理的要求下,仍可满足基带数字信号输出的要求,还可实现宽带高倍率过采样基带数字信号或宽带中频数字信号输出,从而提高无线通信收信机的中频系统的处理精度和处理速度,为增进无线通信设备的抗干扰能力和提高无线通信系统的容量提供了基础,同时也降低了设备的成本。通过对时钟和不同数量的ADC和DCC进行组合和编程,还可实现多模式、多载频和智能天线的应用。该方法加上必备的射频前端、天线和基带处理部分可以为数字化可编程、可重构的无线通信收信机的中频信号处理系统实现SDR给出了一个全面的解决方案;在这样的硬件平台上,用软件编程、配置、定义、控制和管理,能够支持1)基带信号的过采样、2)窄带中频模拟信号输出、3)宽带中频模拟信号输出、4)窄带过采样中频模拟信号输出、5)宽带过采样中频模拟信号输出、6)窄带多载频信道、7)宽带多载频信道、8)空间分集、9)智能天线、10)无线通信的FDD、11)无线通信的TDD、12)无线通信的跳频、13)多个无线通信频段、14)多种无线通信模式、15)多种无线通信标准,这个通用平台能够支持各种现有技术以及今后可能扩展的新技术的实现。
图1是一般收信机中经典的中频信号处理电路的示意图。
图2是本发明提供的带重采样插值电路的单通道宽带中频信号处理电路的示意3是图2所示电路的数字信号处理的时钟和数字流时序示意图。
图4是本发明提供的多DDC宽带中频信号处理电路的示意图。
图5是图4所示电路的数字信号处理的时钟和数字流时序示意图。
图6是本发明提供的多ADC宽带中频信号处理电路的示意图。
图7是图6所示电路的数字信号处理的时钟和数字流时序示意图。
具体实施例方式
结合下面对本发明方法进一步展开,说明发明方法的主要基础点如下本发明采用全面的SDR思想和对处理电路将要输出的数字信号进行模拟重采样的插值方法,建立了一个通用的无线数字中频发信机的硬件平台,包括1、可以实现单模式单载频宽带中频模拟信号处理的单通道宽带中频信号处理电路,其电路结构如图2所示;2、可以实现各种宽带中频模拟信号处理的多DDC宽带中频信号处理电路,分为不带和带重采样插值电路二种形式,其中不带重采样插值电路的一种其电路结构分别如图4所示;3、可以实现各种宽带中频模拟信号处理的多ADC宽带中频信号处理电路,分为不带和带重采样插值电路二种形式,其中不带重采样插值电路的一种其电路结构分别如图6所示。在需要实现多载频或多模式宽带中频模拟信号处理情况下,可以选择第2种或第3种电路,第3种比第2种加快了信号处理速度,提高了信号处理质量。
下面结合这个通用的硬件平台对本发明再做进一步展开,一、首先说明单通道宽带中频信号处理电路和处理方法。
本单通道宽带中频信号处理电路在经典的中频信号处理电路基础上,在其DDC输出口增加重采样插值电路(RS-Re-Sampling)来实现单模式、单载频过采样基带信号或宽带中频数字信号的输出,其电路结构如图2所示,包括一个ADC、一个DDC和一个RS,其输入IF是单载频(单模式单载频)的中频模拟信号、输出DO是基带数字信号、宽带过采样基带数字信号或宽带中频数字信号;RSCKO是重采样插值电路RS的输出选通时钟,RSCKI是重采样插值电路RS输入信号DB的输入选通时钟。本单通道宽带中频信号处理电路比经典中频信号处理增加了重采样插值处理过程(即下面工作流程的第3步),其处理方法还包括内置在重采样插值处理过程中的重采样插值算法。
上述电路的工作流程如下1、单载频信道的中频模拟信号IF从ADC的输入端输入,在ADCK的驱动下,ADC对IF进行采样和数字化转换并输出中频数字信号DIF;2、在与ADCK相同的DDCK时钟的选通下,DIF同步输入到DDC进行数字下变频信号处理并输出数字信号DB;3、DB信号在RSCKI时钟驱动下输入重采样插值电路RS进行R阶的重采样插值信号处理,加宽DB信号的带宽并同步RSCKO时钟的以其相同速率输出数字信号序列DO,RSCKO时钟是RSCKI时钟的R倍同步时钟。由于增加的步骤3使得Do的输出频谱是输出时钟RScko的频谱,当速率增加时,带宽也相应增加,在输出基带数字信号的基础上,实现了单载频过采样基带信号或宽带中频数字信号输出。
在上面第2步中,DDC的数字信号处理在最大降阶为M阶的情况下,DDC输出的数字信号DB速率是DDCK/M,定义为DDCM。
在上面第3步中,RS可采用R阶任何一种重采样插值算法,这种算法是对步骤1中ADC采样输出相临数字信号值之间的值按重采样插值算法规定的办法根据所述值进行估算得出的需插入具体位置的具体值。如图3详示了本电路的时钟和数字流时序,进一步描述了上述信号间的关系并反映了本电路工作流程。本电路简单、成本低满足一定的应用场合。
二、多DDC宽带中频信号处理电路和处理方法。
本发明的多DDC宽带中频信号处理电路在经典的中频信号处理电路基础上增加了参与数字下变频处理的DDC个数和一个并/串转换器PS(PS-Parallel/Serial),其电路的结构有二种形式,第一种形式结构如图4所示,采用同一个ADC实现中频模拟信号IF模/数转换并DIF输出,再用多个(N个)并联的DDC在它们各自的时钟驱动下实现并行的数字下变频处理,最后经并/串转换器PS转换合并输出宽带数字信号DO。通过对时钟信号及DDC的参数进行编程和组合,该电路结构可实现对不同的频率、不同带宽的中频模拟输入信号IF欠采样或过采样,实现不同模式、不同载频和不同带宽的基带数字信号、过采样基带数字信号或宽带中频数字信号DB输出的应用。第二种形式在每个DDC输出端后增加重采样插值电路时,进一步加宽其输出的宽带数字信号的带宽,是适应性更广的电路结构。采用这二种多DDC结构的宽带中频信号处理电路可以进行(一)、单模式、单载频宽带中频模拟信号处理;(二)、单模式、多载频宽带中频模拟信号处理;(三)、多模式、多载频宽带中频模拟信号处理。
(一)、单模式、单载频宽带中频模拟信号处理(比单通道处理电路增加了处理能力并可重构为多载频或多模式信号的处理,但成本较高)IF是单模式、单载频宽带中频模拟输入信号时,本电路进行单模式、单载频宽带中频数字信号处理。
以第一种形式电路结构为例,DDC1、DDC2、…、DDCN有相同参数设置,其工作流程是1、在采样时钟ADCK的驱动下,ADC对输入的中频模拟信号IF进行过采样或欠采样数字化转换,输出数字中频信号DIF;2、当DDC1、DDC2、…、DDCN并行工作时,在DDC1、DDC2、…、DDCN输入选通时钟DDCK1、DDCK2、…、DDCKN(DDCK1、DDCK2、…、DDCKN与ADCK具有同样时钟速率,它们的相位分别延迟ADCK相位0/N、1/N、…(N-1)/N)的驱动下,同一DIF分别输入到DDC1、DDC2、…、DDCN,在相同参数设置下,DDC1、DDC2、…、DDCN对同一DIF进行信号处理,并输出具有相同特性的数字信号DB1、DB2、…、DBN。3、DB1、DB2、…、DBN数字信号,经由分别延迟DDCM相位的0/N,1/N,2/N,…(N-1)/N的PSCK1、PSCK2、PSCK3、…、PSCKN时钟,选通由锁存器D构成的并/串转换器PS,以DB11、DB21、DB31、…、DBN1、DB12、…的格式混合输出串行数字信号序列DO到基带处理设备,从而实现宽带数字信号的输出。如图5详示了本处理过程的时钟和数字流时序,进一步描述了上述信号间的关系并反映了本处理过程工作流程。
在上面第2步中,DDC1、DDC2、…、DDCN的数字信号处理均在最大降阶为M阶的情况下,所述DB1、DB2、…、DBN的最大速率均是DDCM,即第3步中DDCM所指,速率是ADCK/M。
另外,在上面第2步中,当DDC1、DDC2、…、DDCN的输入选通时钟DDCK1、DDCK2、…、DDCKN的速率同为ADCK/N时,步骤2是在分别延迟DDCK1相位0/N、1/N、2/N、…(N-1)/N的DDCK1、DDCK2、…、DDCKN时钟的驱动下,对应于同一DIF的不同的DIF1、DIF2、…、DIFN子序列信号分别输入到DDC1、DDC2、…、DDCN。DDC1、DDC2、…、DDCN在相同参数设置下对各自不同的输入数字信号进行处理。当DDC1、DDC2、…、DDCN的数字信号处理均在最大降阶为M阶的情况下并输出具有不同特性的数字信号DB1、DB2、…、DBN。DDC1、DDC2、…、DDCN的数字信号处理均在最大降阶为M阶的情况下,所述DB1、DB2、…、DBN的最大速率均是DDCM,这时DDCM不同是ADCK/N/M。
(二)、单模式、多载频宽带中频模拟信号处理IF是单模式、宽带多载频中频模拟输入信号时,本电路进行单模式、多载频宽带中频数字信号处理,可以针对不同需求有二种不同的输出方式。第一种输出方式不经过PS电路直接输出各载频信道的数字信号DB1、DB2、…、DBN;第二种输出方式经过PS电路以DB11、DB21、DB31、…、DBN1、DB12、…的格式混合合并输出数字信号序列DO。
以第一种形式电路结构为例,DDC1、DDC2、…、DDCN被编程调谐到不同的载频信道,其工作流程是1、单模式宽带多载频信道的中频输入信号IF从ADC的输入端输入,在采样时钟ADCK的驱动下,ADC对IF进行过采样或欠采样数字化转换,输出数字信号DIF。2、数字信号DIF在与ADCK同步的DDCK1、DDCK2、…、DDCKN选通时钟下分别输入DDC1、DDC2、…、DDCN,被编程调谐到不同的载频信道的DDC1、DDC2、…、DDCN对不同的选入信号进行中频数字处理得到各载频信道的数字信号DB1、DB2、…、DBN以第一种输出方式输出或者输出到PS作进一步处理。3、如果DB1、DB2、…、DBN输出到PS,则由分别延迟DDCM相位的0/N,1/N,2/N,…(N-1)/N的PSCK1、PSCK2、…、PSCKN时钟选通PS,以DB11、DB21、DB31、…、DBN1、DB12、…的格式混合合并输出数字信号序列DO的,将各载频信道的数字信号输出到基带处理设备。
在上面第2步中,DDC1、DDC2、…、DDCN的数字信号处理在降阶为最大M阶的情况下,所述DB1、DB2、…、DBN的最大速率均是DDCM,即第3步DDCM所指。这时,如果此时输出的DB1、DB2、…、DBN速率满足基带数字信号速率的要求,DB1、DB2、…、DBN就是各载频信道的基带数字信号。
在上面第3步中,还可重新编程PSCK1、PSCK2、…、PSCKN时钟,实现更宽带的数字信号输出。
(三)、多模式、多载频宽带中频模拟信号处理。
IF是多模式、多载频宽带中频数字信号,本电路进行多模式、多载频宽带中频数字信号处理,可以针对不同需求有二种不同的输出方式。第一种输出方式不经过PS电路直接输出各载频信道的数字信号DB1、DB2、…、DBN;第二种输出方式经过PS电路以DB11、DB21、DB31、…、DBN1、DB12、…的格式混合合并输出数字信号序列DO。
以第一种形式电路结构为例,DDC1、DDC2、DDC3、…、DDCN按其被编程的调谐、滤波、解调等参数的不同,分别对DIF按不同的模式进行中频数字信号处理,其工作流程是1、多模式、多载频宽带中频数字输入信号IF从ADC的输入端输入,在ADCK的驱动下,ADC对IF进行过采样或欠采样数字化转换,输出DIF。2、DDC1、DDC2、…、DDCN分别工作于不同模式,满足不同模式的时钟DDCK1、DDCK2、…、DDCKN分别选通输入DIF到DDC1、DDC2、…、DDCN进行处理得到不同模式的数字信号DB1、DB2、…、DBN以第一种输出方式输出或者输出到PS作进一步处理。3、如果各载频信道的数字信号DB1、DB2、…、DBN输入PS,则经由分别延迟DDCM1、DDCM2、…、DDCMN相位的0/N,1/N,2/N,…(N-1)/N的PSCK1、PSCK2、…、PSCKN时钟选通PS,以DB11、DB21、DB31、…、DBN1、DB12、…格式混合输出数字信号序列DO基带处理设备。
在上面第2步中,DDC1、DDC2、…、DDCN的数字信号处理均在最大降阶为M阶的情况下,每个DDC的最大数字输出速率是DDCK1/M、DDCK2/M、…、DDCKN/M,分别定义为DDCM1、DDCM2、…、DDCMN,即第3步中DDCM1、DDCM2、…、DDCMN所指。当输出数字信号的速率满足各模式的基带数字信号速率的要求时,DDC1、DDC2、…、DDCN输出的是各模式下载频信道的基带数字信号。
在上面第3步中,也可重新编程PSCK1、PSCK2、…、PSCKN时钟,实现不同模式的宽带数字信号输出。
三、多ADC宽带中频信号处理电路和处理方法。
本发明的多ADC宽带中频信号处理电路在多DDC宽带中频信号处理电路基础上增加了处理模/数转换的ADC个数和位于输入端的均衡器E,其电路的结构也有二种形式,第一种形式结构如图6所示,采用在均衡器E输出端后并联的多个(N个)经典的中频信号处理电路进行信号处理,最后经并/串转换器PS混合合并输出宽带数字信号DO。第二种形式结构,内含重采样插值电路,采用在均衡器E输出端后并联的多个(N个)本发明的单通道宽带中频信号处理电路进行信号处理,最后经并/串转换器PS混合合并输出宽带数字信号DO。通过对时钟信号及DDC的参数进行编程和组合,该电路结构可实现对不同的IF输入信号欠采样或过采样,实现不同模式、不同带宽的基带数字信号、过采样基带数字信号或宽带中频数字信号输出的应用。与多DDC宽带中频信号处理电路的不同之处,增加了ADC的数量,从而加快了ADC对中频信号IF的采样的速度,提高了数字信号处理的质量。采用这二种多DDC结构的宽带中频信号处理电路主要用于过采样信号处理,可以进行(一)、单模式、单载频宽带中频模拟信号处理;(二)、单模式、多载频宽带中频模拟信号处理;(三)、多模式、多载频宽带中频模拟信号处理。
(一)、单模式、单载频宽带中频模拟信号处理IF是单模式、单载频宽带中频模拟输入信号时,本电路进行单模式、单载频宽带中频数字信号处理。
以第一种形式电路结构为例,DDC1、DDC2、…、DDCN有相同参数设置,其工作流程是1、单载频信道的IF信号从均衡器(E)的输入端输入,E输出相同的IF1、IF2、…IFN信号到ADC1、ADC2、…、ADCN的输入端。2、ADC1、ADC2、…、ADCN分别由延迟ADCK1相位0/N、1/N、…、(N-1)/N的ADCK1、ADCK2、…、ADCKN的时钟驱动对输入信号进行采样的数字化转换,并在分别与ADCK1、ADCK2、…、ADCKN相同的DDCK1、DDCK2、…、DDCKN时钟的驱动下输出DIF1、DIF2、…、DIFN到对应的DDC1、DDC2、…、DDCN。3、相同参数设置的DDC1、DDC2、…、DDCN分别对各自的输入数字信号DIF1、DIF2、…、DIFN进行处理且输出相同带宽的数字信号DB1、DB2、…、DBN。4、输出数字信号DB1、DB2、…、DBN由分别与DDCM1、DDCM2、…、DDCMN相位相同的PSCK1、PSCK2、…、PSCKN时钟选通PS,以DB11、DB21、DB31、…、DBN1、DB12、…格式混合合并输出数字信号序列DBO到基带处理设备,实现宽带数字信号的输出。如图7详示了本处理过程的时钟和数字流时序,进一步描述了上述信号间的关系并反映了本处理过程工作流程。
在上面第2步中,当N>2,且IF的频带宽度小于N×ADCK1/2时,ADC1、ADC2、ADC3、…、ADCN对IF进行过采样的数字化转换。
在上面第3步中,DDC1、DDC2、…、DDCN的数字信号处理分别在相同的降阶为最大M阶的情况下,DDC1、DDC2、…、DDCN的数字信号输出速率分别是DDCK1/M、DDCK2/M、…、DDCKN/M,定义为DDCM1、DDCM2、…、DDCMN,即第4步中DDCM1、DDCM2、…、DDCMN所指。
(二)、单模式、多载频宽带中频模拟信号处理IF是单模式、宽带多载频中频模拟输入信号时,本电路进行单模式、多载频宽带中频数字信号处理,可以针对不同需求有二种不同的输出方式。第一种输出方式不经过PS电路直接输出各载频信道的数字信号DB1、DB2、…、DBN;第二种输出方式经过PS电路以DB11、DB21、DB31、…、DBN1、DB12、…的格式混合合并输出数字信号序列DO。
以第一种形式电路结构为例,DDC1、DDC2、…、DDCN被编程调谐到不同的载频信道,其工作流程是1、单模式多载频信道的中频模拟信号IF从E的输入端输入,E输出相同的IF1、IF2、…IFN信号到ADC1、ADC2、…、ADCN的输入端。2、ADC1、ADC2、…、ADCN在相同时钟ADCK1、ADCK2、…、ADCKN驱动下,依不同情况对IF进行过采样或欠采样数字化转换得到DIF1、DIF2、…、DIFN,并在与ADCK1、ADCK2、…、ADCKN相同的DDCK1、DDCK2、…、DDCKN时钟的驱动下将所得DIF1、DIF2、…、DIFN分别输入到DDC1,DDC2,…,DDCN。3、按不同调谐参数编程的DDC1,DDC2,…,DDCN,选择不同载频信道,分别对不同的载频数字信号DIF1、DIF2、…、DIFN进行中频信号的处理得到相同带宽的各载频信道的数字信号DB1、DB2、…、DBN以第一种输出方式输出或者输出到PS作进一步处理。4、如果DB1、DB2、…、DBN输出到PS,则由分别延迟DDCM1相位的0/N,1/N,…(N-1)/N的PSCK1、PSCK2、…、PSCKN时钟选通PS,以DB11、DB21、DB31、…、DBN1、DB12、…格式混合合并输出数字信号序列DO到基带处理设备。
在上面第3步中,DDC1,DDC2,…,DDCN的数字信号处理均在相同的降阶为最大M阶的情况下,每个DDC1,DDC2,…,DDCN的数字信号输出速率分别是DDCK1/M、DDCK2/M、…、DDCKN/M,定义为DDCM1、DDCM2、…、DDCMN,即第4步中DDCM1所指。这时,在DDC1,DDC2,…,DDCN的输出端,输出相同带宽的各载频信道的数字信号DB1、DB2、…、DBN,如果输出速率满足基带数字信号速率的要求时,DDC1,DDC2,…,DDCN输出的就是各载频信道的基带数字信号。
在上面第4步中,还可重新编程PSCK1、PSCK2、…、PSCKN时钟,实现更宽带的数字信号输出。
(三)、多模式、多载频宽带中频模拟信号处理IF是多模式、多载频宽带中频数字信号,本电路进行多模式、多载频宽带中频数字信号处理,可以针对不同需求有二种不同的输出方式。第一种输出方式不经过PS电路直接输出各载频信道的数字信号DB1、DB2、…、DBN;第二种输出方式经过PS电路以DB11、DB21、DB31、…、DBN1、DB12、…的格式混合合并输出数字信号序列DO。
以第一种形式电路结构为例,DDC1、DDC2、…、DDCN按其被编程的调谐、滤波、解调等参数的不同,分别对DIF按不同的模式进行中频数字信号处理,其工作流程是1、多模式、多载频宽带中频数字信号IF从E的输入端输入,E输出相同的IF1、IF2、…IFN信号到ADC1、ADC2、…、ADCN的输入端。2、ADC1、ADC2、ADC3、…、ADCN分别在不同模式的时钟ADCK1、ADCK2、ADCK3、…、ADCKN驱动下,依不同情况对IF进行过采样或欠采样数字化转换得到DIF1、DIF2、…、DIFN,并在分别与ADCK1、ADCK2、…、ADCKN相同的DDCK1、DDCK2、…、DDCKN选通时钟的驱动下将所得DIF1、DIF2、…、DIFN分别输入到DDC1、DDC2、…、DDCN。3、工作在不同模式的DDC1、DDC2、…、DDCN,对各自输入的DIF1、DIF2、…、DIFN分别按不同的模式进行中频数字信号处理得到不同模式下各载频信道的数字信号DB1、DB2、…、DBN,以第一种输出方式输出或者输出到PS作进一步处理。4、如果DB1、DB2、…、DBN输出到PS,则由分别延迟DDCM1相位的0/N,1/N,2/N,…(N-1)/N的PSCK1、PSCK2、PSCK3、…、PSCKN时钟选通PS,以DB11、DB21、DB31、…、DBN1、DB12、…的格式混合合并输出数字信号序列DO到基带处理设备。
在上面第3步中,DDC1,DDC2,…,DDCN的数字信号处理均在相同的降阶为最大M阶的情况下,每个DDC1,DDC2,…,DDCN的数字信号输出速率分别是DDCK1/M、DDCK2/M、…、DDCKN/M,定义为DDCM1、DDCM2、…、DDCMN,即第4步中DDCM1所指。这时,如果输出数字信号的速率满足各模式的基带数字信号速率的要求,DDC1、DDC2、…、DDCN输出的就是各模式下载频信道的基带数字信号。
在上面第4步中,还可重新编程PSCK1、PSCK2、…、PSCKN时钟,实现更宽带的数字信号输出。
上述三种电路通过对可编程、可配置时钟信号发生器进行软件定义可满足对不同模式和载频的需要,通过下载、使用与它配合的不同的软件包能支持多种通讯标准对物理层、高层管理和系统接口的要求。
权利要求
1.一种收信机内的中频信号处理方法,利用软件和通用处理单元,使用数字中频技术,其特征在于,采用了重采样方法,包括用于把输入中频模拟信号IF转化为基带数字信号、宽带高倍率过采样基带数字信号或宽带中频数字信号DO输出的通用多通道并行处理流程;所述重采样方法是对一次采样输出的数字信号DB进行重采样处理得到所述中频模拟信号的二次采样信号DO,所述二次采样信号DO的采样频率高于所述一次采样信号DB的采样频率;所述中频模拟信号IF是任何一种单模式、单载频的中频模拟信号、任何一种单模式、多载频的合成中频模拟信号或者任何一种多模式合成中频模拟信号。
2.根据权利要求1所述处理方法,其特征在于,所述多通道并行处理流程采用交叉采样合成的重采样方法,包括以下步骤2.1)并行交叉采样对所述中频模拟信号IF同时进行交叉采样,所述采样的具体采样点相互交错,输出多个中频数字信号DIF1、DIF2、……、DIFN;2.2)与并行交叉采样一一对应的数字下变频信号处理对每一路所述中频数字信号按一定规则进行数字下变频信号处理,输出多个窄带基带数字信号DB1、DB2、……、DBN;2.3)合成输出叠加N路所述窄带基带数字信号宽带输出宽带高倍率过采样基带数字信号或宽带中频数字信号DO。
3.根据权利要求2所述处理方法,其特征在于,所述多通道并行处理流程的步骤2.1)可以简化,采用交叉数字下变频信号处理合成输出的重采样方法,包括3.1)模/数转换高倍采样处理将所述中频模拟信号IF进行高倍采样,转换为中频数字信号DIF输出;3.2)交叉数字下变频信号处理对所述中频数字信号按一定规则交叉进行数字下变频信号处理,输出多个窄带基带数字信号DB1、DB2、……、DBN;3.3)合成输出叠加N路所述窄带基带数字信号宽带输出宽带高倍率过采样基带数字信号或宽带中频数字信号DO。
4.根据权利要求2或3所述处理方法,其特征在于,所述多通道并行处理流程在步骤2.2)和步骤2.3)之间还包括重采样插值处理过程;所述重采样插值处理过程采用的重采样插值处理的重采样方法,对所述基带数字信号DB进行R阶插值处理,所述插值是对所述中频模拟信号IF未进行采样处理的中间值按一定重采样插值算法估算得出来的数值;所述重采样插值算法是任何一种。
5.根据权利要求2或3所述处理方法,其特征在于,所述多通道并行处理流程中步骤2.3)可以替换为重采样插值处理和分路输出过程;所述重采样插值处理过程采用的重采样插值处理的重采样方法,对所述基带数字信号DB进行R阶插值处理,所述插值是对所述中频模拟信号IF未进行采样处理的中间值按一定重采样插值算法估算得出来的数值;所述重采样插值算法是任何一种;所述分路输出不经过合成直接输出。
6.根据权利要求1所述处理方法,其特征在于,当所述中频模拟信号IF是任何一种单模式、单载频的中频模拟信号,所述通用多通道并行处理流程可以简化为通用单通道处理流程;所述通用单通道处理流程包括以下步骤6.1)通用模/数转换采样处理将所述中频模拟信号IF转换为中频数字信号DIF输出;6.2)通用数字下变频信号处理将中频数字信号DIF按一定规则转换为窄带基带数字信号DB;6.3)重采样插值处理所述重采样处理方法是重采样插值处理,对所述基带数字信号DB进行R阶插值处理将窄带基带数字信号DB转化宽带高倍率过采样基带数字信号DO输出;所述插值是对所述中频模拟信号IF未进行采样处理的中间值按一定重采样插值算法估算得出的数值;所述重采样插值算法是任何一种。
7.根据权利要求2所述处理方法,其特征在于,所述并行交叉采样的采样频率和采样开始时刻对应于所述中频模拟信号的模式以及载频,所述一一对应的数字下变频信号处理的工作时钟对应于所述采样频率和采样开始时刻。
8.根据权利要求3所述处理方法,其特征在于,所述交叉数字下变频信号处理的工作时钟对应于所述中频模拟信号的模式以及载频。
9.一种收信机内的中频信号处理电路,包括可编程和可配置时钟信号发生器以及软件包,其特征在于,还包括多个并联的单通道处理电路以及连接在所述单通道处理电路输入端的均衡器E和输出端的合路器PS;所述单通道处理电路包括顺序电连接的用于转换输入中频模拟信号为中频数字信号的模/数转换器ADC、用于对所述中频数字信号进行下变频处理的数字下变频处理电路DDC和用于重采样插值的重采样插值电路RS,所述数/模转换器ADC为输入端,所述重采样插值电路RS为输出端;所述中频模拟信号IF是任何一种单模式、单载频的中频模拟信号、任何一种单模式、多载频的合成中频模拟信号或者任何一种多模式合成中频模拟信号IF;所述均衡器E和包含在所述单通道处理电路中的多个中频数字信号的模/数转换器ADC可以用一个中频数字信号的模/数转换器ADC代替;所述单通道处理电路可以用由顺序电连接的模/数转换器ADC和数字下变频处理电路DDC组成的典型电路代替。
10.根据权利要求9所述处理电路,其特征在于,当所述中频模拟信号IF是任何一种单模式、单载频的中频模拟信号时,所述中频信号处理电路可以用包括模/数转换器ADC、数字下变频处理电路DDC和重采样插值电路RS的所述单通道处理电路代替。
全文摘要
本发明涉及软件定义无线电体系收信机基本单元中的一种中频信号处理方法和电路,利用重采样方法,贯彻软件定义无线电思想,其电路包括均衡器E、多个单通道处理电路和合路器;其方法包括用于单模式和多模式信号处理的多通道并行处理流程。单通道处理电路包括模/数转换器ADC、数字下变频处理电路DDC和重采样插值电路RS;重采样方法是对一次采样输出的数字信号DB进行重采样处理得到所述中频模拟信号的二次采样信号DO,所述二次采样信号DO的采样频率高于所述一次采样信号DB的采样频率。该方法和电路可以扩展输出基带信号的速率和带宽,在满足通常中频信号处理的要求下,实现宽带过采样信号输出,同时降低了设备的成本。
文档编号G06F9/44GK1533041SQ0311398
公开日2004年9月29日 申请日期2003年3月21日 优先权日2003年3月21日
发明者李世平, 王宏宇 申请人:世代通信(深圳)有限公司