专利名称：用于驱动总线上的外围设备的方法和结构的制作方法
技术领域：
本发明涉及一种根据权利要求1和3所述的用于驱动总线上的外围设备的方法。
在个人计算机和类似的计算机系统例如服务器里通常使用一种系统板或者所谓“主板”，在该主板上装有也称为“CPU”的一个或多个微处理器，以及称为“RAM”的工作存储器(随机存储器)、称为“ROM”的常数存储器(只读存储器)、外围设备和其它重要的计算机部件。CPU一般与系统板上的外围设备(I/O子系统)也就是例如与输入/输出控制器等用双向总线连接，该总线包括有数据总线、地址总线、控制总线和电源总线。目前广泛使用PCI(Peripherycomponent interconnect)作为总线系统。在总线上通常设有多个相互平行的系统板的总线插接位置，用于扩展计算机系统功能的扩展卡可以插入到这些插接位置中。扩展卡的数量及其相应功能不断增加。PCI-总线按照标准用最高可达66MHz的时钟频率驱动，可以以32位或64位直至132位或者266MB/秒的数据总线宽度进行传输。在此期间里努力实现用一个较高的时钟频率来驱动扩展卡。相应地开发并规定了PCI-X总线，它目前用一种最高可达133MHz(66，100或133MHz)的时钟频率来工作并可以实现达1GB/秒的相应的数据传输速率。可能的最大总线时钟频率首先取决于连接的总线节点的数量和节点之间的电连接的长度和结构。可能的最大总线频率(对应于可能的最大数据流量)仍然还可确保无故障的数据交换，并且其越低，总线就越长而且有越多的总线节点连接到总线上。由于只有带有有限数量的扩展卡的PCI/PCI-X-总线可利用高的时钟频率来驱动，因此为了实现在此期间的高的数据流量，必须根据扩展能力的不同，在一个PC或者服务器里同时驱动多个也称为总线段的PCI/PCI-X-总线结构。这意味着设置多个PCI-X总线段和/或一个或多个标准PCI-总线段。为将一个PCI/PCI-X总线与CPU总线(主总线(Host Bus))连接，通常使用一个称作“连接主总线至PCI/PCI-X的桥”(Host to)PCI/PCI-X桥”)的总线控制装置，该装置使PCI-总线与所谓的“主总线”(Host BUS)相连，而该主总线上连接有CPU。该“PCI/PCI-X桥”在这种系统中有多个，也就是说每个PCI总线段一个。在实际中，有时将二个逻辑桥合并在一个物理芯片里。这些“桥”是昂贵的部件，提高了这种计算机系统的制造成本。
因此，本发明的目的提出一种用于驱动总线上的外围设备的方法或者说与该方法相应的结构。在该方法中，用简单的方法保证了可插接的外围设备的种类和数量的高度灵活性，并且同时总可达到最大可能的数据流量。该目的通过根据本发明的权利要求1和3中所述的方法或结构来实现。由于当前的配置是自动确定的，也就是说可自动确定出当前有多少个外围设备连接在各总线段上，因此，可以确定出最佳的、可能的最大总线时钟频率。微小扩展的总线段因此可以用133MHz总线时钟频率来驱动，较大的或者完全的扩展(如果必要的话)则自动降低时钟频率(100MHz或者66MHz)，以便保证在总线上可靠地进行数据交换。
而与此相反的是，目前(的技术中)，最大可能的时钟频率已经固定，以便在“最坏情况的配置”(一般为全扩展)时仍然可保证可靠功能。但在实际中，大部分只需要局部扩展I/O子系统。但是这种局部扩展的总线段并没有利用理论上可行的较高的总线时钟频率，因为适应于最坏的情况的频率已经固定。
为了使频率的变化限制在一定范围内，在当前的说明中规定了三种用于PCI-X总线的可能的时钟频率，也就是66MHz、100MHz和133MHz。每个总线节点必须在兼容于较低的频率的情况下进行运作并在紧急情况下甚至支持标准PCI 33MHz模式。整个总线允许并且当然只在(频率)最大化模式运行，总线上的最慢节点也支持该模式。这又意味着，只有总线段上最慢的节点也支持这个频率，才可以实施上述的频率优化。插卡本身能力的检测同样也是自动进行并且在此情况下限制总线频率。
限制频率的因素有二个，一个是系统设计，具有不同数量的节点，另一个是每个的总线节点的通过其本身的最大频率，即节点自身所支持的最大频率。对于总线节点来说规定了二个等级的PCI-X频率133MHz和66MHz。100MHz作为中间步骤，以便必须使一个由系统设计所决定的时钟频率的降低并不马上从133MHz降低到66MHz。为了能够实现100MHz或133MHz，所有的总线节点都必须支持所述的133MHz PCI-X模式。
最大时钟频率由以下因素来确定“最慢的”总线节点支持的最大频率(这是PCI-X规格的一种要求)以及总线段的最大可能频率，取决于当前的扩展程度(这属于本发明的一部分)。在相应的总线设计中，所有可以设想到的扩展都得到最佳的支持。
以下根据附图对本发明加以说明。
附图原理性地示出了根据本发明的总线结构的一个实施例。
附图中，CPU 1通过一个所谓的“主总线”(Host Bus)2与一个桥3和一个总线4如“PCI-X-总线”连接。在总线4上利用“插接位置”(插槽)(未示出)连接有外围设备P1至PN。确定装置5通过一个相应的连线6确定有多少外围设备连接到总线4上。也就是说，确定出占用了多少个所谓“插接位置”。装置5由测定出的数量来确定一个最佳总线时钟频率，并将其通过接线7传送给桥3。因而桥3以最佳总线时钟频率驱动总线4。另外，在每个系统确定可支持大于33MHz的PCI I/O子系统中有一逻辑装置。它相应于装置5测定出各卡的最大可能的时钟频率(如上PCI/PCI-X规格的要求)。最大的共同频率是各个总线节点(der Teilnehmer)的各自最大频率中的最低频率。
在所有应用了本发明的系统中，有利的是在一个共用的逻辑装置(此处为装置5)中处理所有对于总线频率有影响的参数。因此装置5确定出最佳总线频率并且根据信号处理该值，作为实际所设定的最佳总线频率传送给桥3。
除了参照
的硬件技术的解决方案之外，还可以考虑一种基于软件的解决方案。通过所谓“BIOS”既可以确定出外围设备的数量也可以确定其特性。因此可以由借助于“BIOS”确定的CPU数据向桥3提供相应信息，因此，该桥3既可以根据外围设备的数量也可以根据最大的共同频率来确定出实际的最佳总线频率并相应地控制总线。
根据当前技术上的可实现性可以有以下的配置总线4是PCI-X总线，它在配备一个插接位置时可以用一个总线频率133MHz、在配备二个插接位置时用100MHz、在配备三个插接位置时用100MHz、而在配备四个插接位置时用66MHz作为最佳的时钟频率来驱动，前提是这些卡至少分别支持上述频率。
正常的系统必须根据最坏情况(插四个卡)固定设定为66MHz。即使只插了一个卡，也只能用66MHz驱动。系统只提供66MHz的插接位置。
为了解决这个问题，例如实现了例如分别具有一个插接位置和三个插接位置的两个PCI-X段。通过这种方式系统提供了相同的可扩展性，也就是四个插卡，而且可以同样支持至少一个133MHz的插接位置。但为此必需使用第二个昂贵的PCI-X桥。
本发明所述的解决办法具有如下优点。
避免了上述类型和方式的二个总线结构的复杂结构并且不必使用第二个昂贵的桥。利用上述结构或上述方法总是保证了无论是否应用通常的PCI系统的插卡或者用于PCI-X系统的插卡，总是可设定适合的总线时钟频率。若使用过多的快速插卡，其不能按PCI-X标准一起用高时钟频率来驱动，因而可以设定一个合适的较低时钟频率。对于较大扩展的系统来说，完全可以使用高达16个的插接位置。因此可以考虑很多的配置。利用本发明，通常可使PCI总线段的数量减半同时保证一种同等的灵活性和最佳特性。
参照PCI-总线或PCI-X总线所述的系统就基本原理而言也可以转用至另外的总线系统，并不仅局限于PCI-系统。而且对于目前的PCI-X总线也已经进行进一步的开发，使之又可以较高的数据传输率来工作。
权利要求
1.一种用于驱动总线上的外围设备的方法，其中确定出所述外围设备的数量，并确定对应于所确定的外围设备数量的最佳时钟频率，使所述总线以所述最佳的时钟频率运行。
2.根据权利要求1所述的方法，其中确定出可驱动所有外围设备的最大时钟频率，并使所述总线以所述确定出的最大时钟频率运行。
3.一种具有总线(4)的总线结构，所述总线由总线控制装置(3)控制，在所述总线上连接有多个外围设备(P1，…，Pn)，其特征在于，确定逻辑装置(5)确定出与所述总线(4)相连接的外围设备的数量，结合在所述系统主板上实现的总线拓朴结构的信息确定出相应于所述确定出的数量的最佳总线时钟频率，并将所述最佳总线时钟频率传送至所述总线控制装置(3)。
4.根据权利要求3所述的总线结构，其特征在于，所述确定逻辑装置(5)确定了所有外围设备的最大共同时钟频率并将所述最大共同时钟频率传送至所述总线控制装置(3)。
5.根据权利要求4所述的总线结构，其待征在于，所述确定逻辑装置(5)根据所述最佳总线时钟频率和所述最大共同时钟频率确定出低的时钟频率并以所述低时钟频率驱动总线(4)。
6.根据权利要求4所述的总线结构，其特征在于，所述总线控制装置根据所述最佳总线时钟频率和所述最大共同时钟频率确定出一低频率，并将所述低频率作为最佳的总线时钟频率传送给总线控制装置(3)。
全文摘要
本发明披露了一种用于驱动总线上的外围设备的方法和结构。本发明可确定出外围设备的最大数量并确定一个对应于所确定数量的最佳时钟频率，使总线在该最佳时钟频率下运行。
文档编号G06F13/42GK1679012SQ03820115
公开日2005年10月5日 申请日期2003年8月26日 优先权日2002年8月30日
发明者马里奥·贝茨, 米夏埃尔·卡思埃宁格, 格拉尔德·安德森 申请人:富士通西门子计算机股份有限公司