简化的从高速编码数据的数据恢复的制作方法

专利名称：简化的从高速编码数据的数据恢复的制作方法
技术领域：
本发明大体上涉及高速编码的数据，尤其涉及推断高速编码数据的数据值的系统和方法。
背景技术：
随着近来计算机速度的增加和对高性能外围设备的需求，对被构造为与任何给定总线物理地接口的集成电路中的高速串行数据通信应用的使用也相应地增加了。
USB(通用串行总线)1.1是计算机及其外围设备之间达到12Mbps(兆比特每秒)的串行通信的实际外部连接标准。随着对更快的通信和更高性能的外围设备的需求的增长，计算机和外围设备制造商对此的响应是一个更高速的标准USB 2.0。
USB 2.0将设备数据吞吐量增加到高达480Mbps，比USB 1.1设备快40倍，同时保持或改进了其他USB 1.1规范，例如Microsoft即插即用特征，以及许多其他技术规范，将会联系本发明讨论其中的某些。作为未来的串行接口，USB 2.0甚至挑战了目前为400Mbps的FireWire(IEEE 1394)。在新的USB 2.0标准下有三种速度模式可用高速(480Mbps)、全速(12Mbps)和低速(1.5Mbps)。
通常，一个外来的串行数据流可能被NRZI(不归零反相)编码并且被比特填充。NRZI是一种数据传输方法，其中只要遇到一个为0的比特，则比特的极性反转，而只要遇到一个为1的比特，则传输一个静态电压，如图1所示，并且被指定为附图标记110。从而NRZI用一个转换的存在或不存在来表示一个比特(通过反转状态来表示一个逻辑0)。结合比特填充，即每六个连续的为1的比特后插入一个额外的为0的比特，这种数据编码在一个数据有效载荷可能为全1比特时，保证每7比特有转换。每个转换给CDR电路提供相位信息，CDR电路用该信息将其恢复的时钟与外来数据的相位对齐。转换之间的时间越短，被预期由于频率偏移而引起的相位误差越小。使用的其他数据为，例如，与1394类似的8b-10b编码、PCI Express和以太网。
数据流的结构遵循一个特定的通信协议，它定义了从一个网络中的一个节点向另一个节点发送一个数据块(每一个被称为一个协议数据单元(PDU))(例如图2的150)的规则。被交换的PDU包括三部分一个同步序列160、一个分组有效载荷(也称为一个服务数据单元(SDU))170以及一个分组结束(EOP)180。协议不定义或限制数据块的有效载荷部分170中所携带的数据。但是，协议确实指定了同步序列的格式。
分组交换是指这样的协议，在这种协议中一条超过网络定义的最大长度的较长消息(数据)在传输前被分成短的消息分组。具有一个相关的含有将分组从起点路由到目标的信息的报头的每个分组被单独传输，并且甚至可以由不同的路由到达其目标。一旦形成一条消息的所有分组到达目标，它们被重新编辑成原消息。大部分现代广域网(WAN)协议，包括成功的TCP/IP协议，以及X.25和帧中继，都是基于分组交换技术的。
分组通信和常规的连续型通信之间的一个基本区别是如上所述数据被形成为分组。当没有数据发送时，总线进入空闲状态，表示电压大小没有变化。连续型协议会在没有要通信的数据时用著名的用于占据链接的“空闲”模式来填充一个帧中的空闲时间。一个分组网络设备丢弃分组之间的“空闲”模式，并且将整个分组作为一段数据处理。设备检查分组报头信息(PCI)，然后或者删除报头(在一个末端系统中)，或者将分组转发到另一个系统。如果外出链接不可用，则分组被放在一个队列中，直到链接变得空闲。一个分组网络是由连接分组网络设备的链接形成的。
在处于480Mbps的USB 2.0所使用的分组交换中，分组报头160的一部分将包含至少12个由一个交互模式表示的同步比特，旨在使得发送和接收时钟时间同步。分组有效载荷170将包含多达1024比特，而分组结束180包含8比特。
外来数据流的频率可能与接收系统的频率不同。每一方可在一个+/-Δ范围内从一个理想频率变化，该+/-Δ范围是由一个相应的工业标准中的一个ppm容忍值所限制的。通常，源和接收频率是不同的。不论相关的源和目标频率是多少，外来的数据流都显示了在一个带宽有限的媒介上的一个电传输的所有抖动成分(例如，取决于数据的周期间抖动)。
一个线性时钟和数据恢复(CDR)电路尝试恢复原来的发送时钟和数据。一个常规的CDR电路通过利用一个相位检测器(PD)或者使用一个相位频率检测器(PFD)来恢复时钟和数据，并且找出由一个模拟PLL的一个VCO跟随的一个电荷泵的源。接收到的一个数据流在多个相位被采样。一般地，一个采样相位和时钟相位是根据采样的相位为每个比特时间选定的。然后分析采样的数据并且用选定的时钟和采样相位提取采样的数据，以恢复发送的数据。但是，需要复杂的逻辑来确定适当的采样和时钟相位，以及获取数据。

发明内容
以下给出一个简化的发明内容，以便提供对本发明的一个或多个方面的基本理解。此发明内容不是本发明的一个广泛的概览，也不旨在标识本发明的重要或关键的元素，也不是要描述其范围。本发明内容的主要目的是以简化的形式给出本发明的某些概念，作为后面给出的更详细的说明的一个前言。
本发明通过利用一个简化的机制在不先获取或选择一个采样相位的情况下从一个外来的/接收到的数据流中提取数据，从而促进了串行数据通信。数据是在不采用复杂逻辑电路和多路选择器的情况下通过利用NRZI编码方案的性质而获取的。本发明标识一个比特时间内的转换或未转换，以恢复数据。
数据是通过采样一个接收到的信号，以便在被称为一个比特时间的一个给定时间段上多个相位处获取多个采样来恢复的。采样被分析以确定在一个或多个连续相位中是否发生了一个转换。这样一个转换也被称为一个数据触变(data toggle)。一般地，一个单个比特时间内的一个或多个触变表示一个数据值(例如，一个0)，而没有转换表示另一个数据值(例如，一个1)。
为实现上述和有关目标，本发明包括下文中完全说明以及在权利要求书中特别指出的特征。以下说明以及附图详细阐述了本发明的某些描述性方面和实施方式。但是，这些是对采用本发明的原理的多种方法中的少部分的指示。以下结合附图考虑的对本发明的详细说明可显示本发明的其他目标、优点和新特征。


图1是描述NRZ和NRZI数据编码的一个例子的图。
图2是描述一个数据流的一个示例性结构的图。
图3是描述根据本发明的一个方面的一个示例性的时钟数据恢复系统的图。
图4是描述根据本发明的一个方面的一个数据恢复元件的框图。
图5A是描述根据本发明的一个方面的一个数据恢复元件的一部分的示意图。
图5B是描述根据本发明的一个方面的采样元件的一个变体的示意图。
图5C是根据本发明的一个方面的数据恢复元件的一部分的一个近处视图。
图5D是描述根据本发明的一个方面的数据恢复设备的另一部分的示意图。
图6A是描述根据本发明的一个方面的一个数据恢复设备的一个操作的时序图。
图6B是描述根据本发明的一个方面的数据恢复设备的数据触变操作的时序图。
图6C是描述根据本发明的一个方面的NRZI编码和解码操作的时序图。
图7是描述根据本发明的一个方面从一个接收到的信号恢复数据的一个方面的流程图。
具体实施例方式
现将参照

本发明，附图中标有相同数字的元件表示相同的部分。此处附上的图以及对图的说明只用于描述之用。具有本领域一般技术的人应根据即时的说明认识到制造附图和以下说明中描述的设备和结构的其他实施方式和方法。
图3描述了一个示例性的CDR系统300，其中实现了本发明的几个方面。一个接收到的串行数据流310进入一个差分接收机(例如，或收发机)315并且将一个单端接收到的串行数据流317输出到一个CDR电路320。一个相位发生器325生成一个本地时钟信号，其频率大致与被用于最初生成接收到的串行数据流310的发射机时钟频率相同。相位发生器325产生时钟信号N个相位328，这些相位被提供给CDR电路320。
由相位发生器325生成和提供的相位数目(N)是取决于实施方式的，并且取决于多个因素(例如，抖动、比特时间/周期等)。N个相位被连续偏置(1/N)×比特时间，以便在整个时间周期/比特时间上提供均匀分布的相位。例如，假设8个相位对于USB 2.0足够，其中USB2.0的比特时间或时间周期为2.08333纳秒(1/480MHz)。从而8个相位可被连续编置(1/8)×2.08333纳秒。示例的N个时钟相位328和单端数据流317一起被输入到CDR电路320，该CDR电路320可被操作以获取一个恢复的时钟和恢复的数据330。一个数据恢复元件321检测数据流转换，并且从数据流转换中获取恢复的数据。一个时钟恢复元件322可被操作以恢复与所述恢复的数据有关的一个或多个时钟。与传统的CDR电路不同的是，CDR电路320不要求进行采样相位检测和/或选择以获取恢复的数据。一个恢复后的时钟相位可被数据恢复元件321用于在一个过去的比特时间上采样触变历史。
图4是描述根据本发明的一个方面的一个数据恢复元件400(与图3中的元件321相似)的框图。数据恢复元件400被在高层次上说明以描述本发明的某些方面。对一个示例性实施方式的一个更详细说明在下文中提供。
数据恢复元件400在一个接收到的串行数据流上操作以获取一个恢复后的串行数据流。接收到的串行数据流可包括相对高的抖动和其他不想要的成分，以及一个未知的时钟(虽然频率是已知的)，而恢复后的串行数据流是基本上是没有抖动的，并且具有一个已知的时钟相位。数据恢复元件400可被操作以便在不选择和/或标识一个特定的数据/采样相位的情况下获取恢复的串行数据流。常规的CDR和/或数据恢复元件选择一个特定的数据相位和一个时钟相位，以便选择一个特定的采样，然后该采样被用于恢复串行数据。而数据恢复元件400采用NRZI编码，通过注意到在一个比特时间期间发生一个转换表示一个逻辑0，而在一个比特时间期不发生一个转换表示一个逻辑1，来获取数据。意识到可采用NRZI编码的变体，例如发生一个转换表示一个逻辑1，而不发生转换表示一个逻辑0，并且这种变体是符合本发明的。
数据恢复元件400包括一个采样元件401、一个转换分析元件402以及一个NRZI编码器/解码器元件403。采样元件401可被操作以接收已经用NRZI编码编码的一个串行数据流，并且生成串行数据流的N个采样。采样元件401通过一个比特时间/时间周期的N个相位获取几乎均匀分布的N个采样。触发器和/或其他采样设备可被用于物理地采样数据。一个单独的时钟/相位生成元件可被用于生成N个相位。采样元件401为连续的比特时间生成N个采样的连续集合。
转换分析元件402从采样元件401接收N个采样，并且确定在有关比特时间期间是否发生了一个转换。根据所述确定生成表示是否发生一个转换的一个结果。转换分析元件402分析连续的采样以标识一个低到高或高到低转换。在标识了一个或多个转换后，转换分析元件402生成表示已发生一个转换的一个结果(例如，高)。否则，转换分析元件402生成表示未发生一个转换的一个结果(例如，低)。结果也可被称为解码后的数据。注意结果也是被编码的原数据的一个反码，若当原数据中一个转换表示一个0而一个未转换表示一个1。为每个比特时间生成一个结果。
NRZI编码器/解码器403从转换分析元件402接收结果，并生成恢复后的数据的一个或多个编码。可生成任意多个适当的编码。例如，所述结果的一个反码产生与原数据充分相等的一个解码后的串行数据流。又例如，一个当前的结果与一个先前的结果的一个异或(XOR)产生NRZI编码的数据。
图5A、5B和5C是描述根据本发明的一个方面的一个示例性数据恢复元件500(与图3中的数据恢复元件321相似)的图。数据恢复元件500在一个接收到的串行数据流上操作以获取一个恢复后的串行数据流。接收到的串行数据流可包括相对高的抖动和其他不想要的成分和一个未知的时钟(虽然频率是已知的)，而恢复后的串行数据几乎没有抖动，并且具有一个已知的时钟相位。数据恢复元件500可被操作以便在不选择和/或标识一个特定的数据/采样相位的情况下获取恢复后的串行数据流。常规的CDR和/或数据恢复元件选择一个特定的数据相位和一个时钟相位，以便选择一个特定的采样，然后该采样被用于恢复串行数据。而数据恢复元件500采用NRZI编码，通过注意到在一个比特时间期间发生一个转换表示一个逻辑0，而在一个比特时间期不发生一个转换表示一个逻辑1，来获取数据。意识到可采用NRZI编码的变体，例如发生一个转换表示一个逻辑1，而不发生转换表示一个逻辑0，并且这种变体是符合本发明的。
图5A是根据本发明的一个方面的数据恢复元件500的一个第一部分的示意图。多个采样元件或寄存器502，例如D类触发器，接收一个通过NRZI编码编码的串行数据流。采样元件502被用不同的相位(N个相位)计时，以便在对应于一个比特时间的时钟的N个相位获取采样。采样元件502根据接收到的数据的锁存在由N个相位指示的时序生成对应数目个数据采样。虽然采样元件502被描绘成一个单阶/列触发器，但是也可采用多阶以减轻亚稳定性。
简要介绍一下图5B，它提供了描述采样元件502的一个变体的另一幅图，其中根据本发明的一个方面，为每个相位采用了两个D类触发器，以获取一个数据采样。数据采样在被采样元件502提供之前被延迟一个周期，但是可降低亚稳定性。
回到图5A，多个XOR元件504从采样元件502接收数据采样(例如，一个第一采样元件，以及与比特时间内的下一相位相关联的下一个采样元件)，并且生成连续数据采样的XOR积。因此，XOR积指示对于相关联的连续数据采样是否发生了一个高-低或低-高转换。从而，XOR元件用作转换检测器。意识到可采用其他适当的元件取代XOR元件来检测转换，这仍是符合本发明的。
仍参照图5A，多个数据触变元件或寄存器506，例如D类触发器，接收XOR积，并且生成与两个相关的数据采样之间的一个转换的出现相关的一个输出。数据触变元件506被用一个时钟相位触发，该时钟相位比所述相关采样元件之一大一个相位。例如，与在相位1获取的一个数据采样和在相位2获取的一个数据采样相关的一个数据触变元件被用相位3计时。数据触变元件506输出相应数目个数据触变507，如果它为高则一般表示一个转换，如果为低则表示没有转换。例如，一个OR电路508接收数据触变507，并且将解码后的数据作为接收到的数据触变507的一个函数输出。一般地，如果一个或多个数据触变为高或1，则解码后的数据为1或高，如果数据触变为低或0，则为低。
现转到图5C，它给出了根据本发明的一个方面的数据恢复元件500的一部分的一个近处视图。给出本视图是为了进一步描述数据恢复元件500的操作和配置的。
多个采样元件502的一个第一采样元件512接收接收到的数据，并且在F1被计时。同样，多个采样元件的一个第二采样元件514接收接收到的数据，并且在F2被计时。第一采样元件512和第二采样元件514的数据采样被提供给一个XOR元件510。当一个转换发生在F1和F2之间时，XOR元件生成一个“1”或“高”。换句话说，当第一采样元件的数据采样为“1”而第二采样元件的数据采样为“0”，或者第一采样元件的数据采样为“0”而第二采样元件的数据采样为“1”时，XOR元件生成一个“1”或“高”。否则，如果F1和F2之间没有发生数据转换，则XOR元件510的输出是一个“0”或低值。一个数据触变寄存器/元件516可被操作来从XOR元件接收结果。数据触变元件516在F3被计时，因此在F3时钟输出数据触变值或指示。虽然未被显示，但是一个第二数据触变寄存器/元件可被用于与数据触变元件516串联，以便添加一个延时或移位数据触变值。
图5D是描述根据本发明的一个方面的数据恢复设备500的另一部分的图。此部分描述将在图5A中生成的解码数据处理成NRZI解码数据和NRZI编码数据。意识到也可采用除被描绘和说明的元件外的其他元件。此外，意识到执行的编码/解码操作可以不存在和/或有改变，并且仍然符合本发明。
一个反相器520接收解码的数据并且生成所述解码后数据的一个反相，由一个第一输出寄存器524接收。一个XOR元件522也接收解码的数据以及一个NRZI编码数据输出，并且将结果提供给一个第二输出寄存器526。第一输出寄存器524在一个选定的时钟上操作，以根据选定的时钟生成NRZI解码数据。同样，第二输出寄存器526也在选定的时钟上操作以根据选定的时钟生成NRZI编码数据，它也被反馈到XOR元件522。选定的时钟以与接收到数据几乎相同的频率操作，但是在一个适当的相位触发第一和第二输出寄存器524和526。
图6A、6B和6C描述根据本发明的一个方面的一个数据恢复设备的操作。数据恢复设备可以为参照图5A说明的设备500和/或其变体。为了促进对本发明的更完整的理解，仅就4个相位和数据采样对设备进行了描述和说明，但是应意识到联系本发明可采用任何数目个采样。
从图6A开始，提供了根据本发明的一个方面的一个数据恢复设备的一个示例性时序图。图6A描述了接收到的数据以及有关的数据采样。接收到的数据被NRZI编码，并且可能包含有相当多的抖动和/或其他成分。接收到的数据的频率一般是已知的，但是其时钟相位是未知的。一个相位生成器被用于生成四个均匀分布的具有1/4比特时间周期的偏移量的时钟。参照图3说明了一个适当的相位生成器。此例中出现了四个相位或时钟，相位1、相位2、相位3和相位4。
一个第一数据采样(数据采样1)在相位1时钟上操作，以在该时刻采样接收到的数据。由于第一数据采样是在相位1时钟获取的，因此可看到在时序图中的第一时钟602处，数据采样保持为高，而在第二时钟604处，数据采样变为低。一个第二数据采样(数据采样2)在相位2时钟操作以采样接收到的数据。因此，第二数据采样在一个第一时钟606和一个第二时钟608处保持为高。一个第三数据采样(数据采样3)在相位3时钟操作以采样接收到的数据。此外，第三数据采样在一个第一时钟610处变为低，而在一个第二时钟612处变为高。一个第四数据采样(数据采样4)在相位4时钟操作以采样接收到的数据。因此，第四数据采样在614处的一个第一时钟上变为低。诸如联系图5A说明的采样寄存器可被用于获取数据采样。
图6B是描述根据本发明的一个方面的一个数据恢复设备的数据触变的一个示例性时序图。图6B描述接收到的数据以及有关数据触变。
一个第一数据触变(数据触变1)在相位3被计时，并且通过执行第一和第二数据采样的一个逻辑异或(XOR)来确定相位1和相位2之间是否发生了一个转换。从而，第一数据触变在一个第一时钟616处保持为低，而在一个第二时钟618处变为高。一个第二数据触变(数据触变2)在相位4被计时，并且通过执行第二和第三数据采样的一个XOR来确定一个先前的相位2和相位3之间是否发生了一个转换。因此，第二数据触变在一个第一时钟620处变为高，而在一个第二时钟622处变为低。一个第三数据触变(数据触变3)在相位1被计时。第三数据触变通过执行第三和第四数据采样的一个XOR确定一个先前的相位3和相位4之间是否发生了一个转换。因此，第三数据触变在一个第一时钟624处保持为低。一个第四数据触变(数据触变4)在相位2处被计时。第四数据触通过执行先前的第四数据采样和第一数据采样的一个XOR确定一个先前相位4和相位1之间是否发生了一个转换。第四数据触变在一个第一时钟626和一个第二时钟628处保持为低。通过在所述四个数据触变值上执行一个OR运行获得解码后的数据，并且解码后的数据在一个适当的时钟(例如，相位3加上一个单个比特时间，以便分析覆盖一个比特时间的多个数据触变值)处操作。但是，意识到可采用其他适当的时钟，并且仍然符合本发明。此时钟使得所述四个数据触变能够被获取并被用于确定在比特时间内是否发生了一个转换。因此，由于在620处被第二数据触变检测到的转换，解码后的数据值在一个时钟630处变为高，并且由于在618处被第一数据触变检测到的转换，在632处保持为高。
现转到图6C，给出了根据本发明的一个方面的一个数据恢复设备的另一个示例性时序图。图6C描述了解码的数据以及NRZI解码和NRZI编码数据。在此例中，NRZI解码数据和NRZI编码数据被计时的时间比解码的数据晚一个相位。NRZI解码数据只是所述解码的数据的一个反相，在一个第一时钟634处变为低，并且在一个第二时钟636处保持为低。NRZI编码数据将解码的数据转换成NRZI格式。在一个第一时钟638处，NRZI数据变为低，而在一个第二时钟640处，NRZI数据变为高，这对应于一个“0”值。关于获取NRZI解码和NRZI编码数据的一个示例性电路，参看图5D。
考虑到上文说明的前述结构和功能特征，参考图3-6C可更好地理解根据本发明的不同方面的方法。虽然为了说明的简要性，图7的方法被描绘和说明为连续地执行，但是应该理解并意识到本发明不被描述顺序所限制，因为根据本发明，某些方面发生的顺序可以与此处描绘和说明的顺序不同，和/或与其他方面同时发生。此外，不是所有描述的特征对于实现根据本发明的一个方面的方法都是必需的。
图7是描述根据本发明的一个方面的一种恢复数据的方法700的流程图。该方法在不选择或利用一个时钟和/或数据相位的情况下从一个接收到的数据流恢复数据。
方法700在块702处开始，在此处获得一个接收到的串行数据流。接收到的数据流具有一个已知的频率，但其相位是未知的。接收到的数据流可能具有抖动和/或其他不想要的信号成分。在块704处根据标准频率生成多个相位时钟。相位时钟在整个时间周期或比特时间内是均匀分布的。在块706处根据相位时钟的数目获取多个数据采样。从而，在每个相位获取一个数据采样。生成的数据采样和相位时钟的数目取决于多个因素，包括但不限于抖动、数据速率等。
在块708处连续的数据采样被分析以标识转换或数据触变。连续的采样在一个时钟周期内被分析。一般地，寻找一个从低到高或从高到低的转换以表示一个转换。在一个比特时间内发生一个或多个转换/数据触变引起在块710处生成一个第一值。在一个比特时间内不发生一个或多个转换/数据触变引起在块712处一个第二值，第二值与第一值相对(例如，第一值为“1”，而第二值为“0”，或者第一值为“0”，而第二值为“1”)。一般地，在连续数据采样上的一个XOR运算和在XOR运算的结果上的一个OR运算产生一个串行解码数据流。但是，也可采用其他适当的机制来恢复数据。方法700回到块702，以便从下一比特时间恢复数据。
虽然已经联系一个特定方面或不同的方面显示和说明了本发明，但显而易见对于其他本领域技术熟练者，在阅读和理解此说明书和附图后，可做出等价的替换和修改。尤其关于被上述元件(装置、设备、电路等)执行的不同功能，用于描述这些元件的词语(包括参考一个“装置”)是除非特别指出，否则都旨在对应执行所说明的元件的指定功能的任何元件(即，功能上等价的)，即使这些元件的结构不同于执行此处描述的本发明的示例性实施方式的功能的所揭示的结构。此外，虽然本发明的一个特定特征可能只是联系本发明的几个方面之一被揭示，但是如果任何给定或特定应用需要并对这些应用有利，则这种特征可与其他方面的一个或多个其他特征相结合。此外，就详细说明或权利要求书中用到的“包括”一词所使用的程度而言，该词是旨在以与“包含”一词相同的方式来包括。
权利要求
1.一个数据恢复设备包含多个采样元件，它们在多个相位处获取一个接收到的串行数据流的多个采样，其中所述多个相位在一整个比特时间周期内被连续偏移，并且所述多个采样在所述整个时间周期的所述多个相位处被获取；对应于所获取的多个采样的多个转换检测器，它们分析连续的数据采样，以便识别转换；以及一个第一电路，它根据各个时间周期内一个或多个转换的发生或未发生来生成一个串行解码数据流，该数据流包含一个或多个时间周期内的值。
2.权利要求1的设备，其中所述多个采样元件被安排为一个双列配置，以减轻亚稳定性。
3.权利要求1的设备，其中所述多个采样元件由多个D类触发器组成，这些D类触发器分别在所述多个相位中的一个相位被计时。
4.权利要求1的设备，其中所述多个转换检测器生成多个数据触变，所述数据触变指示各个时间周期中发生或未发生转换。
5.权利要求6的设备，其中第一电路在所述多个数据触变上执行一个逻辑OR运算，以生成解码后的数据值。
6.权利要求1的设备，进一步包含一个NRZI解码器，它将解码后的数据解码成未编码的数据。
7.权利要求1的设备，进一步包含一个NRZI编码器，它将解码后的数据流编码成一个NRZI编码数据流。
8.一种时钟和数据恢复系统包含一个接收机，它接收具有一个相关频率的一个串行数据流；一个相位生成器，它生成一个时钟信号的N个相位，所述时钟信号具有一个与所接收到的串行数据流的所述频率相关的频率，其中所述N个相位被一个时钟周期的(1/N)连续偏移；以及一个数据恢复元件，它识别接收到的串行数据流中的多个转换，并且根据识别后的转换获取一个恢复的串行数据流。
9.权利要求8的系统，进一步包含一个时钟恢复元件，它恢复与接收到的串行数据流相关的一个或多个时钟。
10.在一个时间周期上恢复数据的一种方法，包含根据多个相位时钟获取一个接收到的串行数据流的多个数据采样；分析连续的数据采样，以识别转换；在识别到一个转换时生成一个第一值；以及在未识别到一个转换时生成一个第二值，它是所述第一值的一个补码。
11.权利要求10的方法，进一步包含生成在整个时间周期连续偏移的多个相位时钟。
12.权利要求10的方法，其中分析连续的采样包括在连续的采样上执行一个异或运算。
全文摘要
本发明在不需要选择一个采样相位的情况下促进数据恢复。通过采样一个接收到的信号，以便在一个给定的称为一个比特时间的时间周期上的多个相位处获取多个采样，来恢复数据。分析采样以确定在一个或多个连续相位中是否发生了一个转换。这种转换也被称为数据触变。一般地，一个比特时间内的一个或多个触变表示一个数据值(例如，一个0)，而没有转换表示另一个数据值(例如，一个1)。
文档编号G06K5/00GK1602008SQ20041001173
公开日2005年3月30日 申请日期2004年9月24日 优先权日2003年9月25日
发明者苏赞尼·M.·维宁 申请人:得州仪器公司