专利名称：图形处理器的可变时钟控制的制作方法
技术领域：
本发明揭示内容大体上涉及图形成像，且更明确地说涉及用于动态地调节图形处理器的个别模块的时钟的系统和技术。
背景技术：
电子游戏和多媒体演示集成到个人计算机、膝上型计算机、移动电话、个人数字助理(PDA)和其它装置中已变成如今的消费者电子市场中的主流。这些电子游戏和多媒体演示通过称为三维(3D)图形的技术来支持。3D图形用来产生图形图像，并将那些图像投影到二维(2D)显示器上。这可通过将图形图像转化成3D线框结构来实现，3D线框结构由较小组件组成，例如三角形、正方形、长方形、平行四边形或其它合适的表面。接着，3D线框结构可转变成2D显示空间，其中线框的每个表面都由其顶点的坐标来界定。可将例如颜色、纹理、透明度和深度的属性标记到每个表面的顶点上。将表面渲染成像素信息的过程涉及将顶点的属性内插在表面上。
将表面渲染成像素信息所花费的时间的量取决于表面的面积。与具有较少像素的较小表面相比，具有许多像素的大表面花费相对较长时间来渲染。因此，连续地将小表面渲染成像素信息的像素处理引擎可能极需新表面的恒定流。相反，当表面较大时，像素处理引擎可能不能够足够快速地渲染表面，从而需要某一类型的缓冲方案。对于任一方式来说，增加的功率消耗可能由小表面情况下的闲置的像素处理引擎或大表面情况下的缓冲而导致。因此，需要一种3D图形系统，在所述3D图形系统中，像素处理引擎一完成当前表面的处理就可向像素处理引擎提供新表面。
发明内容
本发明的一个方面，一种图形处理器包含表面处理引擎，其经配置以接收顶点信息并基于所述顶点信息来组合复数个表面，所述表面表现图形图像；像素处理引擎，其经配置以将所述经组合的表面渲染成像素信息；和时钟控制模块，其经配置以向所述表面处理引擎提供表面时钟，并向所述像素处理引擎提供像素时钟，所述时钟中的每一者都具有可独立于另一时钟而调节的速率。
本发明的另一方面，一种图形成像的方法包含使用表面时钟来基于顶点信息而组合复数个表面，所述表面表现图形图像。所述方法还包含使用像素时钟将所述经组合的表面渲染成像素信息，和独立于另一时钟来调节所述时钟中的每一者的速率。
本发明的又一方面，一种图形处理器包含用于基于顶点信息来组合复数个表面的装置，所述表面表现图形图像。所述图形处理器还包含用于将所述经组合的表面渲染成像素信息的装置，和用于产生表面时钟以支持表面的组合并产生像素时钟以支持将所述经组合的表面渲染成像素信息的装置，所述时钟中的每一者都具有可独立于另一时钟而调节的速率。
应了解，所属领域的技术人员从以下具体实施方式
中将容易了解本发明的其它实施例，其中以说明的方式来展示并描述本发明的各种实施例。如将认识到，在全部都不脱离本发明的精神和范围的情况下，本发明能够具有其它和不同的实施例，且其若干细节能够在各种其它方面进行修改。因此，附图和具体实施方式
本质上应视为说明性的而非限制性的。
附图中，以实例的方式而非以限制的方式说明本发明的各个方面，其中图1是3D图形系统的概念方框图，其说明应用程序处理器的操作；图2是3D图形系统的概念方框图，其说明图形处理器的操作；图3是图形处理器中的时钟控制模块的概念方框图；图4是图形处理器中的时钟控制模块的替代实施例；和图5是图形处理器中的时钟控制模块的又一实施例。
具体实施例方式
下文结合附图而陈述的具体实施方式
希望作为对本发明各个实施例的描述，且不希望代表可实践本发明的仅有的实施例。
具体实施方式
包含用于提供对本发明的全面了解的目的的特定细节。然而，所属领域的技术人员将了解，可在没有这些特定细节的情况下实践本发明。在一些情况下，以方框图形式来展示众所周知的结构和组件以便避免混淆本发明的概念。
图1是说明集成到个人计算机、膝上型计算机、移动电话、PDA或其它合适的装置的3D图形系统的概念方框图。所述3D图形系统可包含应用程序处理器102。应用程序处理器102的目的是产生3D图形图像，并将那些图像转化成线框结构。
应用程序处理器102可为任何软件或硬件实施的实体。在图1所示的3D图形系统的实施例中，应用程序处理器102包含微处理器104和外部存储器106。系统总线108可用来支持所述两者之间的通信。微处理器104可用来提供运行例如用于电子游戏的3D图形软件的各种软件程序的平台。可在工厂处将软件编程到外部存储器106中，或者在操作期间通过无线链接、电话线连接、电缆调制解调器连接、数字用户线(DSL)、光纤链接、卫星链接或任何其它合适的通信链接从远程服务器下载软件。
在电子游戏应用中，软件可用来产生虚拟的3D世界以便表现游戏将在其中进行的物理环境。用户可能能够通过操纵用户界面110来探索此虚拟的3D世界。用户界面110可为键盘、操纵杆、轨迹球、鼠标或允许用户操纵历经虚拟的3D世界(向前或向后、向上或向下、向左或向右移动)的任何其它合适的装置。软件可用来产生表现用户操纵历经此虚拟的3D世界时可能看到的东西的一系列3D图形图像。
应用程序处理器102还可包含连接到系统总线108的DSP 112。DSP 112可实施有内嵌的图形软件层，其运行专用算法(application specific algorithm)以便减少对微处理器104的处理要求。DSP 112可用来将3D图形图像中的每一者都分解成表面以便产生线框结构。在应用程序处理器102的至少一个实施例中，所述表面为三角形。或者，所述表面可为正方形、矩形、平行四边形或任何其它合适的表面。接着，可为线框结构给定包含颜色、高光颜色(specular color)、透明度和纹理的外部表面。DSP 112还可向外部表面元素施加各种照明模式。
DSP 112还可执行例如背面剔除和剪辑(back face culling and clipping)的其它处理功能。背面剔除可用来去除3D图形图像的一些部分，且尤其是用户将无法看到的图像的背侧。3D图形图像还可经剪辑以去除图像的在显示器外的那些部分。
接着，DSP 112可将线框结构连同其外部表面元素从3D数学空间转变为2D显示空间。在2D显示空间中，每个表面都可由其面积和其顶点的显示坐标来界定。表面属性可包含深度(Z)、颜色(R、G、B)、高光颜色(Rs、Gs、Bs)、纹理(U、V)和混合信息(A)。混合信息涉及透明度，并规定像素的颜色应如何与另一像素融合(当两者重叠，一者在另一者之上时)。本文中，每个表面的显示坐标和表面属性将被称为“顶点信息”。由DSP 112产生的顶点信息可存储在外部存储器106中，或者存储在DSP的内部存储器中。
图形处理器114可用来通过将每个表面的顶点的属性内插在整个表面上而将每个表面渲染成像素信息。图形处理器114可集成到应用程序处理器102中，并与微处理器104、DSP 112或应用程序处理器102中的任何其它组件一起构建。或者，图形处理器114的功能可分布在微处理器104、DSP 112和/或应用程序处理器102中的任何其它组件之间。
在3D图形系统的至少一个实施例中，图形处理器114是独立处理器，其通过外部总线116或通过其它方法与应用程序处理器102通信。桥接器118可用来在外部总线116与系统总线108之间传递数据。独立图形处理器114的目的是通过将表面渲染功能移到专用硬件组件来减少应用程序处理器102上的负载。专用硬件组件的使用可允许图形处理器114非常快速地执行其处理功能。然而，如所属领域的技术人员将了解，图形处理器114不限于硬件配置。图形处理器114可以任何方式构建，这取决于特定图形应用程序和系统的总体设计限制。
图2是一图形处理器的概念方框图。图形处理器114可用来通过使用内插方法基于表面内的像素位置和在顶点处界定的属性来填充表面的内部而将应用程序处理器102产生的每个表面都渲染成像素信息。
为了说明此概念的实例，下文将给出三角形表面的简要论述，条件是所属领域的技术人员可容易地将这些原理扩展到其它表面。顶点的每一属性可由线性方程表示为显示坐标(x，y)的函数，如下K(x，y)＝Akx+Bky+Ck(1)其中k＝Z、A、R、G、B、Rs、Gs、Bs、U、V。
三角形的内部可由边方程来界定。三角形的三条边可由线性方程表示为显示坐标(x，y)的函数，如下E0(x，y)＝A0x+B0y+C0(2)E1(x，y)＝A1x+B1y+C1(3)E2(x，y)＝A2x+B2y+C2(4)图形处理器114可包含表面处理引擎202和像素处理引擎204。表面处理引擎202可用来从应用程序处理器102检索顶点信息，并依据检索到的顶点信息来组合三角形。组合三角形的过程涉及从顶点信息提取三角形的面积、三角形的三个顶点的显示坐标和0三角形的顶点属性。所述信息可用来计算三角形的属性系数(Ak、Bk、Ck)和边系数(A0-2、B0-2、C0-2)。经组合的三角形包含所述三角形的所提取的顶点信息加上三角形的属性系数和边系数。在图形处理器114的至少一个实施例中，表面处理引擎202每次向像素处理引擎204提供一个经组合的三角形。
像素处理引擎204可用来为经组合的三角形内每个像素的属性执行线性内插。这可以多种方式来完成。举例来说，像素处理引擎204可在三角形周围产生边界框，并接着以光栅扫描方式逐像素地步入所述边界框。对于每个像素来说，像素处理引擎204使用上述方程(2)-(4)中所陈述的边方程来确定像素是否在三角形中。如果像素处理引擎204确定像素不在三角形中，那么像素处理引擎204转向下一像素。然而，如果像素处理引擎204确定像素在三角形中，那么像素处理引擎204可依据方程(1)米计算像素的属性。此过程在所属领域中是众所周知的。
一旦将三角形渲染成像素信息，当一个对象在另一对象前方时，就可使用像素处理引擎204来去除隐藏像素。这可通过将新像素的深度属性与具有相同显示坐标的先前渲染的像素的深度属性进行比较并丢弃不可见的像素来实现。
像素处理引擎204可使用内插的纹理属性来从存储器(未图示)中检索纹理数据。接着，可将每个像素的属性与所述纹理数据混合。可进一步将每个像素的属性与具有相同显示坐标的任何先前渲染的像素混合以便产生透明效果。可在将结果呈现给显示器120(参看图1)之前将所述结果存储在帧缓冲器206中。
时钟控制模块208可用来向表面处理引擎202和像素处理引擎204提供时钟。如先前所述，表面处理引擎202可经配置以每次向像素处理引擎204提供一个经组合的表面。为了避免不必要的处理延迟，表面处理引擎202应如像素处理引擎204可处理新表面的速度那样快地向像素处理引擎204提供新表面。然而，不应将由表面处理引擎202组合的表面过分快地提供给像素处理引擎204。像素处理引擎204需要有限量的时间来渲染每个表面，且如果在像素处理引擎204准备好处理表面之前将表面提供给像素处理引擎204，那么可能需要缓冲。另外，因为表面处理引擎202正操作得比其需要的快，所以可能产生增加的功率消耗。使问题进一步变复杂的是，像素处理引擎204将表面渲染成像素信息所花费的时间的量会变化。与较小的表面相比，具有许多像素的大表面花费相对较长的时间来渲染。
为了优化性能，时钟控制模块208可向表面处理引擎202和像素处理引擎204提供单独的时钟。表面时钟可用来控制表面处理引擎202的速率，且像素时钟可用来控制像素处理引擎204的速率。在图形处理器114的一个实施例中，可动态地调节时钟速率以便在变化的3D图形条件下维持最佳性能。举例来说，可调节表面时钟的速率，使得其与表面的面积成反比而变化，和/或可调节像素时钟的速率，使得其与表面的面积成正比而变化。术语“正比”意味着时钟速率与面积一起增大或减小，且术语“反比”意味着当面积减小时时钟速率增大，或当面积增大时时钟速率减小。
图3是说明在图形处理器中操作的时钟控制模块的一个实施例的功能方框图。可使用两个独立的反馈回路来控制时钟的速率。表面时钟使用来自表面处理引擎202的反馈，其指示何时完成每个表面的组合。表面组合速率计算模块302可用来基于其从表面处理引擎202接收的反馈来计算组合表面的实际速率。比较器(例如，加法器304)可用来将由表面速率计算模块302计算得出的实际速率与最佳表面组合速率进行比较。可向时钟调节模块306提供表示组合表面的实际速率与最佳速率之间的差异的节流信号(throttlesignal)，以便调节表面时钟的速率。更明确地说，如果表面处理引擎202正以低于最佳表面组合速率的速率组合表面，那么节流信号可用来增大表面时钟的速率，且如果表面处理引擎202正以高于最佳表面组合速率的速率组合表面，那么节流信号可用来减小表面时钟的速率。在稳定状态条件下，应稳定表面时钟速率，使得表面处理引擎202以最佳速率组合表面。
最佳表面组合速率可由应用程序处理器102基于系统性能要求来计算。举例来说，对于高分辨率系统，可将最佳表面组合速率设定成相对较高，因为建立线框结构所需的表面的数目过大。如果分辨率要求不严格，那么最佳表面组合速率也可相应地减小。
像素时钟也使用来自表面处理引擎202的与每个经组合的表面的面积有关的反馈。表面面积计算模块308可用来从由表面处理引擎202组合的表面顶点计算表面的面积。或者，可直接从应用程序处理器102提供表面的面积。对于任一方式来说，可使用比较器(例如，加法器310)来将表面的面积与最佳表面面积进行比较。最佳表面面积将同样取决于以较小面积用于高分辨率演示的3D图形分辨率要求。可向时钟调节模块312提供表示实际表面面积与最佳表面面积之间的差异的节流信号，以便调节像素时钟的速率。更明确地说，如果实际表面大于最佳表面，那么节流信号可用来增大像素时钟的速率，且如果实际表面小于最佳表面，那么节流信号可用来减小像素时钟的速率。
图4是说明在图形处理器中操作的时钟控制模块的另一实施例的功能方框图。可使用两个独立的反馈回路来控制时钟的速率。控制表面时钟的速率的反馈回路与图3的反馈回路相同，且因此将不作进一步论述。另一方面，控制像素时钟的速率的反馈回路使用稍许不同的方法。代替使用正由表面处理引擎202组合的表面的面积来设定像素时钟速率，所述反馈回路用来将像素时钟速率驱动为最佳设定。更明确地说，应用程序处理器基于系统性能要求来计算最佳像素处理速率。举例来说，对于高分辨率显示器，可将最佳像素处理速率设定成相对较高。可在不损害较低分辨率应用的性能的情况下减小最佳像素处理速率。
在图4所示的实施例中，像素时钟使用来自像素处理引擎204的反馈，其指示何时完成对每个表面的处理。像素速率计算模块408可用来基于其从像素处理引擎204接收的反馈来计算处理像素的实际速率。比较器(例如，加法器410)可用来将由像素速率计算模块408计算得出的实际速率与最佳像素处理速率进行比较。可向时钟调节模块412提供表示处理像素的实际速率与最佳速率之间的差异的节流信号，以便调节像素时钟的速率。更明确地说，如果像素处理引擎204正以低于最佳像素处理速率的速率处理像素，那么节流信号可用来增大像素时钟的速率，且如果像素处理引擎204正以高于最佳像素处理速率的速率处理像素，那么节流信号可用来减小像素时钟的速率。在稳定状态条件下，应稳定像素时钟速率，使得像素处理引擎204以最佳速率处理像素。
图5是说明在图形处理器中操作的时钟控制模块的又一实施例的功能方框图。此时钟控制模块是结合图4论述的时钟控制模块的具有稍许变化的形式。在两种情况下，都使用一个反馈回路来驱动表面时钟以产生最佳表面组合速率，且使用另一反馈回路来设定像素时钟的速率以产生最佳像素处理速率。然而，不同于图4的时钟控制模块，来自像素处理引擎204的反馈不被使用或不可用。事实上，来自表面处理引擎202的反馈被使用。更明确地说，识别每个经组合的表面的顶点的来自表面处理引擎202的反馈提供给表面面积计算模块508，且计算表面的面积。或者，可直接从应用程序处理器102提供表面的面积。对于任一方式来说，可使用乘法器510来将表面的面积与表面处理引擎202的实际表面组合速率相乘。实际表面组合速率可由用来产生表面时钟的反馈回路完成。可使用例如加法器512的比较器来将表面面积与实际表面组合速率的乘积与最佳像素处理速率进行比较。可向时钟调节模块514提供表示两者之间的差异的节流信号，以便调节像素时钟的时钟速率。因此，在此实施例中，当表面面积或表面组合速率中的任一者增大时，可更强烈地驱动节流信号，从而导致像素时钟速率也类似地增大。
结合本文所揭示的实施例而描述的各种说明性逻辑块、引擎、模块和电路可由以下各项来构建或实施通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑组件、离散栅极或晶体管逻辑、离散硬件组件、或其经设计以执行本文所述功能的任何组合。通用处理器可以是微处理器，但在替代形式中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可构建为计算组件的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心结合的一个或一个以上微处理器，或任何其它此类配置。
结合本文所揭示的实施例而描述的方法或算法可直接在硬件、在由处理器执行的软件模块中或在两者的组合中实施。软件模块可驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、抽取式磁盘、CD-ROM或所属领域中已知的任何其它形式的存储媒介中。存储媒介可耦合到处理器，使得处理器可从存储媒介读取信息并将信息写入到存储媒介。在替代形式中，存储媒介可与处理器成为一体。处理器和存储媒介可驻留在ASIC中。
本发明提供所揭示的实施例的先前描述旨在使所属领域的技术人员能够制造或使用本发明。所属领域的技术人员将容易了解这些实施例的各种修改，且本文所界定的一般原理可在不脱离本发明精神或范围的情况下应用于其它实施例。因此，本发明不意欲被限定于本文所展示的实施例，而是应被赋予与权利要求书一致的最广范围，其中除非明确地规定，否则以单数形式提及一元件并不意欲意味着“一个且仅一个”，而是“一个或一个以上”。所属领域的技术人员已知或以后将知道的本揭示内容全文中所述的各种实施例的元件的所有结构和功能等效物都以引用的方式清楚地并入本文中，且欲由权利要求书涵盖。此外，本文揭示的任何内容都不希望献给公众，不管权利要求书中是否明确地陈述此类揭示内容。除非使用短语“用于...的装置”来清楚地陈述元件，或在方法项的情况下使用短语“...的步骤”来陈述元件，否则任何权利要求元件都不应在35U.S.C.§112第六段的条款下予以解释。
权利要求
1.一种图形处理器，其包括一表面处理引擎，其经配置以接收顶点信息并基于所述顶点信息来组合复数个表面，所述表面表现一图形图像；一像素处理引擎，其经配置以将所述经组合的表面渲染成像素信息；和一时钟控制模块，其经配置以向所述表面处理引擎提供一表面时钟，并向所述像素处理引擎提供一像素时钟，所述时钟中的每一者都具有一可独立于另一时钟而调节的速率。
2.根据权利要求1所述的图形处理器，其中所述表面中的每一者都包括一个三角形。
3.根据权利要求1所述的图形处理器，其中所述时钟控制模块进一步经配置以调节所述时钟中的至少一者的所述速率，使得其随着所述表面的面积而变化。
4.根据权利要求1所述的图形处理器，其中所述时钟控制模块进一步经配置以调节所述像素时钟的所述速率，使得其与所述表面的所述面积成正比而变化。
5.根据权利要求1所述的图形处理器，其中所述时钟控制模块进一步经配置以调节所述表面时钟的所述速率，使得其与所述表面的所述面积成反比而变化。
6.根据权利要求1所述的图形处理器，其中所述时钟控制模块进一步经配置以基于所述表面的所述面积与一预定的表面面积之间的一比较来调节所述像素时钟的所述速率。
7.根据权利要求6所述的图形处理器，其中所述时钟控制模块进一步包括一计算模块，其经配置以计算所述表面的所述面积；一比较器，其经配置以通过将所述表面的经计算面积与预定的三角形面积进行比较来产生一像素时钟节流信号；和一像素时钟调节模块，其经配置以调节所述像素时钟的所述速率作为所述像素时钟节流信号的一函数。
8.根据权利要求1所述的图形处理器，其中所述时钟控制模块进一步经配置以基于所述像素处理引擎渲染像素的速率与一预定的像素渲染速率之间的一比较来调节所述像素时钟的所述速率。
9.根据权利要求8所述的图形处理器，其中所述时钟控制模块进一步包括一计算模块，其经配置以计算所述像素处理引擎处理像素的速率；一比较器，其经配置以通过将所述像素处理引擎处理像素的经计算速率与所述预定的像素渲染速率进行比较来产生一像素时钟节流信号；和一像素时钟调节模块，其经配置以调节所述像素时钟的所述速率作为所述像素时钟节流信号的一函数。
10.根据权利要求1所述的图形处理器，其中所述时钟控制模块进一步经配置以基于所述表面处理引擎组合所述表面的速率与一预定的表面组合速率之间的一比较来调节所述表面时钟的所述速率。
11.根据权利要求10所述的图形处理器，其中所述时钟控制模块进一步包括一模块，其经配置以计算所述表面处理引擎组合所述三角形的速率；一比较器，其经配置以通过将所述表面处理引擎组合表面的经计算速率与预定的三角形组合速率进行比较来产生一表面时钟节流信号；和一表面时钟调节模块，其经配置以调节所述表面时钟的所述速率作为所述表面时钟节流的一函数。
12.根据权利要求10所述的图形处理器，其中所述时钟控制模块进一步经配置以调节所述像素时钟的所述速率作为所述三角形的面积的一函数、所述表面处理引擎组合三角形的所述速率和一预定的像素处理速率。
13.根据权利要求12所述的图形处理器，其中所述时钟控制模块进一步包括一计算模块，其经配置以计算所述表面的所述面积；一乘法器，其经配置以将经计算的面积与所述表面处理引擎组合表面的所述速率相乘以便产生一乘积；一比较器，其经配置以通过将所述乘积与所述预定的像素处理速率进行比较来产生一像素时钟节流信号；和一像素时钟调节模块，其经配置以调节所述像素时钟的所述速率作为所述像素时钟节流信号的一函数。
14.一种图形成像的方法，其包括使用一表面时钟来基于顶点信息组合复数个表面，所述表面表现一图形图像；使用一像素时钟将所述经组合的表面渲染成像素信息；和独立于另一时钟来调节所述时钟中的每一者的所述速率。
15.根据权利要求14所述的方法，其中所述表面中的每一者都包括一个三角形。
16.根据权利要求14所述的方法，其中调节所述时钟中的至少一者的所述速率，使得其随着所述表面的所述面积而变化。
17.根据权利要求14所述的方法，其中调节所述像素时钟的所述速率，使得其与所述表面的所述面积成正比而变化。
18.根据权利要求14所述的方法，其中调节所述表面时钟的所述速率，使得其与所述表面的所述面积成反比而变化。
19.根据权利要求14所述的方法，其中基于所述表面的所述面积与一预定的表面面积之间的一比较来调节所述像素时钟的所述速率。
20.根据权利要求14所述的方法，其中基于处理像素的速率与一预定的像素处理速率之间的一比较来调节所述像素时钟的所述速率。
21.根据权利要求14所述的方法，其中基于组合所述表面的所述速率与一预定的表面组合速率之间的一比较来调节所述表面时钟的所述速率。
22.根据权利要求14所述的方法，其中通过将所述三角形的所述面积与组合所述三角形的所述速率相乘以产生一乘积，并通过将所述乘积与一预定的像素处理速率进行比较来调节所述像素时钟的所述速率。
23.一种图形处理器，其包括用于基于顶点信息来组合复数个表面的装置，所述表面表现一图形图像；用于将所述经组合的表面渲染成像素信息的装置；和用于产生一表面时钟以支持所述表面的组合并产生一像素时钟以支持将所述经组合的表面渲染成所述像素信息的装置，所述时钟中的每一者都具有一可独立于另一时钟而调节的速率。
全文摘要
本发明揭示一种图形处理器和方法，其中一表面处理引擎经配置以接收顶点信息并基于所述顶点信息来组合复数个表面，所述表面表现一图形图像。一像素处理引擎可经配置以将所述经组合的表面渲染成像素信息。一时钟控制模块可经配置以向所述表面处理引擎提供一表面时钟，并向所述像素处理引擎提供一像素时钟，所述时钟中的每一者都具有一可独立于另一时钟而调节的速率。
文档编号G06F1/06GK1942900SQ200580011005
公开日2007年4月4日 申请日期2005年3月2日 优先权日2004年3月3日
发明者迈克尔·H·安德森 申请人:高通股份有限公司