专利名称：：Mcu类产品中控制多个eeprom工作模式的控制电路及方法
技术领域：
：本发明涉及一种MCU.类产品中控制多个EEPROM工作模式的控制电路。本发明还涉及一种使用该控制电路控制MCli类产品中多个EEPROM工作模式的方法。
背景技术：
：在MCU类产品中，存储器是非常基本的模块单元，而EEPROM最常见的应用即是作为程序存储器，通常的设计方法是MCU通过程序总线访问EEPR0M，另外再设计一部分烧写控制电路实现对EEPROM的烧写，测试则采用BIST(内置自检)的方法来对存储器进行测试。这种方法在内建有多个存储器(程序和数据)的MCU类芯片中受到了很大的限制，不能满足产品设计的灵活性、可靠性、可测性等方面的要求。
发明内容本发明要解决的技术问题是提供一种MCU类产品中控制多个EEPROM工作模式的控制电路，可在不增加额外电路消耗的基础上控制MCU类产品中的多个EEPROM在程序访问、串行烧写、存储器测试和在系统编程等不同的模式下工作。为此本发明还提供一种MCU类产品中控制多个EEPROM工作模式的控制方法。为解决上述技术问题，本发明提供了一种MCU类产品中控制多个EEPROM工作模式的控制电路，该控制电路使用verilog语言设计实现，包括与MCU相连的SFR接口总线和MCU指令读取接口总线，与串行烧写模块相连的SPI接口总线，及与多个EEPROM连接的数据总线，该控制电路中还设置有一组特殊寄存器，由所述SPI接口总线与SF財妾口总线共同控制。本发明还提供一种MCU类产品中控制多个EEPROM工作模式的控制方法，通过下述方式来完成当需要工作在串行烧写模式时，开放连接EEPROM的数据总线和SPI接口总线间的访问通道；当需要工作在ISP模式时，对于loadEEPROM开放其对应的数据总线和MCU指令读取接口总线间的访问通道，对于ApplicationEEPROM开放其对应的数据总线和SFR接口总线间的访问通道；当需要工作在测试模式下时，开放各EEPROM的数据总线和SFR接口总线间的访问通道，并开放测试模式下的特殊指令；当需要工作在正常应用模式时，开放各EEPROM的数据总线和SFR接口总线间的访问通道。本发明由于采用了上述技术方案，具有这样的有益效果，即实现了使得MCU类产品中的多个EEPROM可在程序访问、串行烧写、存储器测试和在系统编程等各种不同的模式下工作，且不需增加额外电路消耗，从而优化了MCU类产品的系统架构，完善了其系统功能，并扩展了产品的应用。下面结合附图与具体实施方式对本发明作进一步详细的说明图1是本发明所述控制电路与MCU、SPI模块及EEPROM的连接示意图2是本发明所述控制电路的示例性示意图。具体实施例方式如图1所示，本发明所述EEPR0M控制电路使用verilog进行电路设计和仿真并由FPGA系统验证完成，在该控制电路中设置有一组特殊寄存器，通过对该特殊寄存器设置不同的控制字，可实现对多个EEPROM存储器的访问。该控制电路还包括三种接口总线，即SFR(特殊寄存器)接口总线、MCU(微控制器单元)指令读取接口总线和串行烧写(SPI)接口总线。其中MCU通过SFR接口总线及MCU指令读取接口总线与该控制电路相连，而串行烧写模块则通过所述SPI接口总线与该控制电路相连。其中，所述SPI接口总线与SFR接口总线共同控制该控制电路中的特殊寄存器，以使串行烧写模块或MCU可以分别通过SPI总线和SFR总线对所指定EEPROM存储器进行读、写、地址、数据输入和数据输出的设置，从而完成对所指定EEPROM存储器进行读、写、地址、数据输入和数据输出的操作。其中读写时所述SPI接口总线的时序比所述SFR接口总线的时序简化，不需要固定以4个机器时钟为一个指令周期，而是以读、写脉冲控制，从而加快了数据读出和写入的速度。该控制电路上还设有用来与多个EEPROM进行连接的数据总线及多个用于从外部对EEPROM工作模式进行控制的控制信号接口。表l<table>tableseeoriginaldocumentpage6</column></row><table><table>tableseeoriginaldocumentpage7</column></row><table><table>tableseeoriginaldocumentpage8</column></row><table>参照图1、图2和表1，在一个实施例中，在对多个EEPROM的工作模式进行控制时，本控制电路是通过以下方法来实现的当外部端子输入复位信号为有效信号时，所述控制电路将开放EEPROM数据总线和SPI接口总线间的访问通路，使得EEPROM的数据总线由串行烧写模块控制，这时EEPROM将工作在SPI模式下；在芯片上电启动过程中满足ISP(在系统编程)检测条件且所述外部端子输入复位信号为无效信号时，或者当芯片正常工作过程中，控制电路通过SFR总线对所述控制电路内的特殊寄存器写入时可使MCU进入空闲模式的控制字时，将进入ISP模式，这时所述控制电路将开放加载(Load)EEPROM所对应的数据总线与MCU指令读取接口总线间的访问通道，而对于应用(Application)EEPROM则开放其所对应的数据总线与SFR总线控制间的访问通道。本发明所述控制电路的控制信号中包括一个测试模式启动信号，当该测试模式启动信号为有效信号时，若外部端子输入复位信号也为有效信号，各EEPROM进入串行烧写模式，即对各EEPROM进行操作的数据和指令将由串行烧写模块的SPI接口总线控制;若外部端子输入复位信号为无效信号，则对各EEPROM进行操作的数据和指令由SFR总线控制，即各EEPROM数据总线和SFR接口总线间的访问通道被开放，同时开放测试模式下的特殊指令，这时MCU就可通过SFR总线向各个EEPROM发送开放测试模式下的特殊指令来进行测试了。之所以需要通过测试模式启动信号来启动测试模式，是因为这样就可以保证部分测试功能在正常应用模式下无法被客户使用，从而可避免误操作，保证数据的安全性。而当EEPROM需要工作在正常应用模式下时，开放各EEPROM的数据总线和SFR接口总线间的访问通道。权利要求1.一种MCU类产品中控制多个EEPROM工作模式的控制电路，其特征在于，该控制电路使用verilog语言设计实现，包括与MCU相连的SFR接口总线和MCU指令读取接口总线，与串行烧写模块相连的SPI接口总线，及与多个EEPROM连接的数据总线，该控制电路中还设置有一组特殊寄存器，由所述SPI接口总线与SFR接口总线共同控制。2、根据权利要求1所述的MCU类产品中控制多个EEPROM工作模式的控制电路，其特征在于，通过对所述特殊寄存器设置不同的控制字，来实现对多个不同EEPROM存储器的访问。3、根据权利要求1所述的MCU类产品中控制多个EEPROM工作模式的控制电路，其特征在于，所述SPI接口总线通过对所述特殊寄存器设置控制字的方式来实现串行烧写模块对各个EEPROM的读、写、地址、数据输入和数据输出；所述SFR接口总线通过对所述特殊寄存器设置控制字的方式来实现MCU对各个EEPROM的读、写、地址、数据输入和数据输出。4、根据权利要求3所述的MCU类产品中控制多个EEPROM工作模式的控制电路，其特征在于，所述SPI接口总线对各个EEPROM进行读写时的时序比所述SFR接口总线的时序简化，不需要固定以4个机器时钟为一个指令周期，而是以读、写脉冲控制。5、根据权利要求1所述的MCU类产品中控制多个EEPROM工作模式的控制电路，其特征在于，所述控制电路还包括一专门用于启动测试模式的测试模式启动信号。6、一种MCU类产品中控制多个EEPROM工作模式的控制方法，其特征在于，通过下述方式来完成当需要工作在串行烧写模式时，开放连接EEPROM的数据总线和SPI接口总线间的访问通道；当需要工作在ISP模式时，对于加载EEPROM开放其对应的数据总线和MCU指令读取接口总线间的访问通道，对于应用EEPROM开放其对应的数据总线和SFR接口总线间的访问通道；当需要工作在测试模式下时，开放各EEPROM的数据总线和SFR接口总线间的访问通道，并开放测试模式下的特殊指令；当需要工作在正常应用模式时，开放各EEPROM的数据总线和SFR接口总线间的访问通道。全文摘要本发明公开了一种MCU类产品中控制多个EEPROM工作模式的控制电路及方法，可在不增加额外电路消耗的基础上控制MCU类产品中的多个EEPROM在程序访问、串行烧写、存储器测试和在系统编程等不同的模式下工作。使用该控制电路通过以下方法实现当需要工作在串行烧写模式时，开放连接EEPROM的数据总线和SPI接口总线间的访问通道；当需要工作在ISP模式时，对于加载EEPROM开放其对应的数据总线和MCU指令读取接口总线间的访问通道，对于应用EEPROM开放其对应的数据总线和SFR接口总线间的访问通道；当需要工作在测试模式下时，开放各EEPROM的数据总线和SFR接口总线间的访问通道；当需要工作在正常应用模式时，开放各EEPROM的数据总线和SFR接口总线间的访问通道。文档编号G06F13/40GK101206630SQ200610147518公开日2008年6月25日申请日期2006年12月20日优先权日2006年12月20日发明者浩刘申请人:上海华虹Nec电子有限公司