专利名称：时序改善电路的制作方法
技术领域：
本发明涉及一种时序改善电路，特别是指一种可使主机板上芯片组输出 的控制电脑休眠状态的信号时序与输入输出控制芯片内控制休眠状态的信号 时序一致的时序改善电路。
背景技术：
芯片组是主机板的重要组成部分，几乎影响着主才几板的全部功能。当电 脑进入休眠状态时，要求芯片组输出的控制休眠状态的信号时序与输入输出 控制芯片中控制休眠状态的信号时序相一致，然而，由于生产芯片组的厂商 与生产输入输出控制芯片的厂商会不同，难免存在主机板上芯片组的信号时 序与输入输出控制芯片的信号时序不能兼容的状况，而影响电脑的正常运行。
发明内容
鉴于以上内容，有必要提供一种可使主机板上芯片组输出的控制电脑休 眠状态的信号时序与输入输出控制芯片内控制休眠状态的信号时序 一致的时 序改善电路。
一种时序改善电路，可将一芯片组输出的控制电脑休眠状态的控制信号 转换为与 一输入输出控制芯片中用于控制电脑休眠状态的第 一休眠状态控制 信号及第二休眠状态控制信号时序一致的信号，所述时序改善电路包括一控 制电路及一开关电路，所述控制电路包括一高通低断的第一开关元件及一高 通低断的第二开关元件，所述第一开关元件的输入端与一节点相连，所述节 点电压在开机时为高电平，关机及休眠时为低电平，所述第一开关元件的输 出端分别与所述芯片组输出的控制信号端及所述第二开关元件的输入端相 连，所述第二开关元件的输出端与该输入输出控制芯片相连，所述开关电路 的输入端与所述节点相连，所述开关电路的输出端与所述输入输出控制芯片 相连并输出一开机时为高电平、关机和休眠时为低电平的信号至该输入输出 控制芯片。
相较于现有技术，本发明时序改善电路借助该主扭4反辅助电源端、该电 源输入端及该电源启动信号端，将芯片组输出的用于控制电脑休眠状态的控 制信号转换为与输入输出控制芯片内用于控制电脑休眠状态的笫 一休眠状态 控制信号及第二休眠状态控制信号的时序一致的两信号，使该芯片组与该输 入输出控制芯片的信号时序相兼容，保证电脑能够正常运行。
图l是本发明时序改善电路较佳实施方式的电路图。
图2是图1中输入输出控制芯片的信号时序图。
图3是一芯片组输出的控制信号时序图。
具体实施例方式
请参阅图1，本发明时序改善电路用于当电脑进入休眠状态时，可将一 芯片组输出的用于控制电脑休眠状态的控制信号S3'转换为一信号31及一 信号51,使该两信号31、 51与一输入输出控制芯片IO内的第一休眠状态控 制信号S3及第二休眠状态控制信号S4的时序一致。该第一休眠状态控制信 号S3用于将电脑运行的程序保存于内存中，其在电脑关机时处于低电平，开 机时处于高电平，第一休眠状态及第二休眠状态时处于低电平；该第二休眠 状态控制信号S4用于将电脑运行的程序保存于硬盘中，其在电脑关机时处于 低电平，开机及第一休眠状态时处于高电平，第二休眠状态时处于低电平； 该控制信号S3，在电脑关机及开机时处于高电平，第一休眠状态时处于低电 平，第二休眠状态时处于高电平。
该时序改善电路包括一主机板辅助电源端100、 一电源输入端300、 一电 源启动信号端500、 一比较器20、 一开关元件、 一开关电路30、 一控制电路 50及该控制信号S3，输入端。该控制电路50包括一高通低断的第一开关元 件及一高通低断的第二开关元件，该开关电路30包括一第三开关元件及一第 四开关元件。在本实施方式中，该开关元件为一第一场效应管Ql,该第一开 关元件及该第二开关元件为一场效应管Q4及一三极管Q5，该第一开关元件 的输入端及输出端分别为该场效应管Q4的栅极及漏极，该第二开关元件的输 入端及输出端分别为该三极管Q5的基极及集电极，第三开关元件及第四开关 元件分别为一第二场效应管Q2及一第三场效应管Q3。
该主机板辅助电源端100与一电阻R2的一端相连，该电阻R2的另一端 通过一节点21与比较器20的反向输入端相连，该电源输入端300与一电阻 R3的一端相连，该电阻R3的另一端通过一节点23与比较器20的正向输入 端相连，该节点21通过一电阻R1接地，该节点23通过一电阻R4接地，该节点23还通过一 电容C1接地。该比较器20的其中 一端接一电源供电端700, 一端接地，其输出端通过一节点ll连接该第一场效应管Ql的漏极，该第一场效应管Ql的栅极与该电源启动信号端500相连，其4册极还通过一电容C2 接地，其源极接地。该节点11通过一电阻R5与该电源供电端700相连，该 节点11与该开关电路30中第二场效应管Q2的栅极相连，该第二场效应管 Q2的漏极通过一电阻R6连接该电源供电端700,其源极接地。该第三场效应管Q3的栅极与该第二场效应管Q2的漏极相连，该第三场效应管Q3的漏极通过一电阻R7连接该电源供电端700,其源极接地。该第三场效应管Q3 的漏极即该信号31的输出端与该输入输出控制芯片IO的第一休眠状态控制 信号S3端相连。
该控制信号S3，端通过一电阻R8与该控制电路50中场效应管Q4的漏极相连，该场效应管Q4的栅极连接该节点11，其源极接地。该三极管Q5 的基极与该场效应管Q4的漏极相连，该三极管Q5的集电极通过一电阻R9 连接该电源供电端，其射极接地。该三极管Q5的集电极即该信号51的输出端与该输入输出控制芯片IO的第二休眠状态控制信号S4端相连。
请参阅图2，图2为该输入输出控制芯片10中第一休眠状态控制信号S3 及第二休眠状态控制信号S4的时序图。当电脑处于关机状态时，该第一休眠状态控制信号S3及该第二休眠状态控制信号S4均为低电平；当电脑开机后， 该第一休眠状态控制信号S3及该第二休眠状态控制信号S4变为高电平；当电脑进入第一休眠状态时，该第一休眠状态控制信号S3变为低电平，该第二 休眠状态控制信号S4仍然保持高电平；当电脑进入第二休眠状态时，该第一休眠状态控制信号S3保持低电平不变，该第二休眠状态控制信号S4变为低电平。
请继续参阅图3，图3为该芯片组输出的控制信号S3，的时序图，当电 脑处于关机状态时，该控制信号S3'为高电平；当电脑开机后，该控制信号 S3，保持高电平不变；当电脑进入第一休眠状态时，该控制信号S3，变为低电平；当电脑进入第二休眠状态时，该控制信号S3，变为高电平。
下面详细介绍本发明时序改善电路的工作过程。
该主机板辅助电源端100输入+5V电压至主机板，用于给主机板上元件 供电，该电源输入端300输入+12V主电压供电脑运行，当关才几时，该主机板 辅助电源端IOO及该电源输入端300均为低电平输入，因此该节点11的电压 为一低电平，只有当开机时，待该节点23的电压高于该节点21的电压时， 该节点11的电压才为一高电平。该电源启动信号端500的信号为一低电平有 效信号，即当电脑处于开机状态时，该电源启动信号端500为一低电平输入， 当电脑处于关机及休眠状态时，该电源启动信号端500为一高电平输入。
当电脑处于关机状态时，该电源启动信号端500为一高电平输入，该第 一场效应管Q1导通，其漏极输出低电平，因此该节点11的电压为一低电平， 该第二场效应管Q2截止，其漏极输出高电平至该第三场效应管Q3的栅极， 该第三场效应管Q3导通，其漏极输出低电平，即该信号31为一低电平；该 控制信号S3，为一高电平，该节点11的电压为一低电平，该场效应管Q4截 止，其漏极输出一高电平至该三极管Q5的基极，因此该三极管Q5导通，其 集电极输出低电平，即该信号51为一低电平。
当电脑处于开才几状态时，该主才几板辅助电源端IOO及该电源输入端300 均为高电平输入，该电源启动信号端500为一低电平输入，当该节点23的电 压高于该节点21的电压时，该比较器20输出一高电平，即该节点ll的电压 为一高电平，由于该第一场效应管Ql截止，该节点11的高电平输入至该第 二场效应管Q2的栅极，该第二场效应管Q2导通，其漏极输出低电平至该第 三场效应管Q3的栅极，该第三场效应管Q3截止，其漏极输出高电平，即该 信号31为一高电平；由于该节点11的电压为一高电平，因此该场效应管Q4 导通，其漏极输出低电平至该三极管Q5的基极，该三极管Q5截止，其集电 极输出高电平，即该信号51为一高电平。
当电脑处于第一休眠状态时，该电源输入端300输入一低电平，该节点 ll的电压为低电平，因此该第三场效应管Q3的漏极输出低电平，即该信号 31为一低电平；由于该控制信号S3，为低电平，该三极管Q5截止，其集电 极输出高电平，即该信号51为一高电平。
当电脑处于第二休眠状态时，该电源输入端300输入一低电平，该节点 11的电压为低电平，因此该第三场效应管Q3的漏极输出低电平，即该信号 31为一低电平；由于该控制信号S3'为高电平，且该场效应管Q4截止，因此该三极管Q5导通，其集电极输出低电平，即该信号51为一低电平。
在本发明时序改善电路中，可通过其他电路来实现该信号31的时序与该 第一休眠状态控制信号S3的时序一致。
本发明时序改善电路借助该主机板辅助电源端100、该电源输入端300 及该电源启动信号端500，将芯片组输出的控制信号S3，转换为与该输入输 出控制芯片10内用于控制电脑休眠状态的第一休眠状态控制信号S3及第二 休眠状态控制信号S4的时序一致的两信号31、 51，使该芯片组与该输入输 出控制芯片IO的时序相兼容，则电脑能够正常运行。
权利要求
1. 一种时序改善电路，可将一芯片组输出的控制电脑休眠状态的控制信号转换为与一输入输出控制芯片中用于控制电脑休眠状态的第一休眠状态控制信号及第二休眠状态控制信号时序一致的信号，其特征在于所述时序改善电路包括一控制电路及一开关电路，所述控制电路包括一高通低断的第一开关元件及一高通低断的第二开关元件，所述第一开关元件的输入端与一节点相连，所述节点电压在开机时为高电平，关机及休眠时为低电平，所述第一开关元件的输出端分别与所述芯片组输出的控制信号端及所述第二开关元件的输入端相连，所述第二开关元件的输出端与该输入输出控制芯片相连，所述开关电路的输入端与所述节点相连，所述开关电路的输出端与所述输入输出控制芯片相连并输出一开机时为高电平、关机和休眠时为低电平的信号至该输入输出控制芯片。
1. 一种时序改善电路,可将一芯片组输出的控制电脑休眠状态的控制信号 转换为与 一输入输出控制芯片中用于控制电脑休眠状态的第 一休眠状态控制信号及第二休眠状态控制信号时序一致的信号，其特征在于所述时序改 善电路包括一控制电路及一开关电路，所述控制电路包括一高通低断的第一 开关元件及一高通低断的第二开关元件，所述第一开关元件的输入端与一节 点相连，所述节点电压在开机时为高电平，关机及休眠时为低电平，所述第 一开关元件的输出端分别与所述芯片组输出的控制信号端及所述第二开关 元件的输入端相连，所述第二开关元件的输出端与该输入输出控制芯片相 连，所述开关电路的输入端与所述节点相连，所述开关电路的输出端与所述 输入输出控制芯片相连并输出 一开机时为高电平、关机和休眠时为低电平的 信号至该输入输出控制芯片。
2. 如权利要求l所述的时序改善电路，其特征在于所述节点与一比较器 的输出端相连，所述比较器的输入端分别与一主机板辅助电源端及一电源输 入端相连，该比较器输出所述开机时为高电平，关机及休眠时为低电平的节 点电压。
3. 如权利要求l所述的时序改善电路，其特征在于所述开关电路的输入 的信号为高电平时输出高电平的信号、输入的信号为低电平时输出低电平的信号。
4. 如权利要求3所述的时序改善电路，其特征在于所述开关电路包括两 场效应管，并以其中一场效应管的栅极作为输入端与所述节点相连，该场效 应管的漏极与另 一场效应管的栅极相连，该另 一场效应管的漏极与该输入输 出控制芯片相连，用以输出所述开机时为高电平、关机及休眠时为低电平的信号。
5. 如权利要求1所述的时序改善电路，其特征在于所述第一开关元件为 一场效应管，所述第一开关元件的输入端及输出端分别为该场效应管的栅极 及漏极，所述第二开关元件为一三极管，所述第二开关元件的输入端及输出 端分别为该三极管的基极及集电极。
6. 如权利要求l所述的时序改善电路，其特征在于所述节点与一开关元件相连，所迷开关元件与一低电平有效的电源启动信号端相连。
7.如权利要求6所述的时序改善电路，其特征在于所述开关元件为一场 效应管，该场效应管的栅极与该电源启动信号端相连，其漏极与该节点相连， 其漏极还通过一 电阻连接一 电源供电端。
全文摘要
一种时序改善电路，其包括一控制电路及一开关电路，该控制电路包括一第一开关元件及一第二开关元件，该第一开关元件输入端与一节点相连，该节点电压在开机时为高电平，关机及休眠时为低电平，该第一开关元件输出端与一芯片组输出的控制信号端及该第二开关元件输入端相连，该第二开关元件输出端与该输入输出控制芯片相连，该开关电路的输入端与该节点相连，输出端与输入输出控制芯片相连并输出一开机为高电平、关机和休眠为低电平的信号至输入输出控制芯片。该时序改善电路使芯片组输出的控制电脑休眠状态的控制信号的时序与输入输出控制芯片中控制电脑休眠状态的信号时序一致，保证了电脑的正常运行。
文档编号G06F1/32GK101206520SQ20061015787
公开日2008年6月25日 申请日期2006年12月22日 优先权日2006年12月22日
发明者刘百宏 申请人:鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司