具有可选择的子精确度的浮点处理器的制作方法

专利名称：具有可选择的子精确度的浮点处理器的制作方法
技术领域：
无
背景技术：
浮点处理器是高速执行例如乘法、除法、三角函数和指数函数等某些数学运算的专 门的计算单元。因此，功能强大的计算系统通常并入有浮点处理器，作为主处理器的一 部分或作为协处理器。数字的浮点表示形式通常包含符号分量、指数和尾数。为了求出 浮点数的值，使尾数乘以升高到指数的幂的基数(在计算机中通常为2)。将符号应用于 所得的值。
浮点处理器的精确度由用于表示尾数的位的数目界定。尾数中的位越多，精确度越 大。浮点处理器的精确度通常取决于特定应用。举例来说，ANSI/正EE-754标准(几乎 所有现代计算机都遵循所述标准)规定具有1位符号、8位指数和24位尾数的32位单 一格式。在32位编码中仅存储尾数的23个分数位，直接位于二进制小数点左侧的整数 位是隐含的。IEEE-754还规定具有1位符号、11位指数和53位尾数的64位双重格式。 与单一编码类似，在64位编码中仅存储尾数的52个分数位，直接位于二进制小数点左 侧的整数位是隐含的。较高精确度导致较高准确性，但计算量较大从而导致功率消耗增 加。
浮点算术运算的性能可能会伴有计算上的低效率，因为浮点处理器通常限于单一格 式或单一和双重格式两者所提供的精确度。虽然一些应用可能需要这些类型的精确度， 但其它应用可能并非如此。举例来说， 一些图形应用可能仅需要16位尾数。对于这些图 形应用，超过16位的精确度的任何准确性都趋向于导致不必要的功率消耗。这在例如无 线电话、个人数字助理(PDA)、膝上型计算机、游戏控制台、寻呼机和相机(仅举几例) 等功率对其来说极为重要的电池操作的装置中尤其受到关注。如果知道应用总是需要某
一减小的精确度，那么可根据所述减小的精确度来设计和建构浮点处理器。然而，对于 大多数通用处理器，典型的情况是对于某些应用(例如，产生3D图形)，减小的精确度是可接受的，且对于其它应用(例如，实施全球定位系统(GPS)功能)，需要较大的精 确度。因此，此项技术中需要一种在其中可选择浮点格式的减小的精确度或子精确度的 浮点处理器。

发明内容
在浮点处理器的一个实施例中，所述浮点处理器包含浮点寄存器，其经配置以按 照一个或一个以上浮点格式来存储多个位；控制器；以及至少一个浮点运算器。所述控 制器经配置以选择浮点运算的指定精确度的子精确度。所述控制器进一步经配置以根据 选定的子精确度来确定所述多个位的子集。所述浮点运算器经配置以仅使用所述多个位 的所述子集来执行所述浮点运算。
在执行浮点运算的方法的一个实施例中，所述方法包含选择浮点运算的子精确度。 所述方法包含根据选定的子精确度来确定存储在浮点寄存器中的多个位的子集。所述方 法包含仅使用所述多个位的所述子集来执行所述浮点运算。
应了解，所属领域的技术人员从以下具体实施方式
中将容易明白浮点处理器和执行 浮点运算的方法的其它实施例，在以下具体实施方式
中，以说明的方式展示和描述浮点 处理器和执行浮点运算的方法的各个实施例。如将了解，浮点处理器和执行浮点运算的 方法的其它以及不同的实施例是可能的，且用于描述这些实施例的细节能够在许多方面 进行修改。因此，附图和具体实施方式
应认为本质上是说明性而不是限制性的。


图1是说明具有可选择的子精确度的浮点处理器的实例的功能框图； 图2示意性地说明具有可选择的子精确度的浮点处理器中所使用的浮点寄存器文件 的实例；
图3A是说明使用具有可选择的子精确度的浮点处理器来执行的浮点加法的实例的 概念图
图3B是说明使用具有可选择的子精确度的浮点处理器来执行的浮点乘法的实例的 概念图。
具体实施例方式
下文结合附图陈述的具体实施方式
希望描述本发明的各个实施例，而不希望表示可实践本发明的仅有实施例。
具体实施方式
包含特定细节，以便允许对本发明的全面理解。 然而，所属领域的技术人应了解，可在没有这些特定细节的情况下实践本发明。在一些 情况下，为了更清楚地说明本发明的概念，以框图形式展示众所周知的结构和组件。
在浮点处理器的至少一个实施例中， 一个或一个以上浮点运算的精确度可从规定格 式的精确度减小。向浮点处理器提供以执行数学运算的指令可包含可编程的控制字段。 所述控制字段可用于选择浮点格式的子精确度。通过将浮点格式的子精确度恰好选择为 特定运算所需的精确量，可实现较大效率以及显著的功率节省。
图l是说明具有可选择的子精确度的浮点处理器(FPP) 100的实例的功能框图。浮 点处理器100包含浮点寄存器文件(FPR) 110;浮点控制器(CTL) 130;以及浮点数学 运算器(FPO) 140。浮点处理器100可实施为主处理器的一部分、协处理器或通过总线 或其它信道连接到主处理器的单独实体。
浮点寄存器文件110可以是任何合适的存储媒体。在图1所示的实施例中，浮点寄 存器文件110包含若干可寻址寄存器位置115-1 (REG1)、 115-2 (REG2)、 . . . 115-N (REGN)，其每一者经配置以存储用于浮点运算的运算数。所述运算数可包含来自主存储 器的数据和/或先前浮点运算的结果。向浮点处理器提供的指令可用于将运算数移动到主 存储器以及从主存储器移出运算数。
图2示意性地说明如结合图1描述的具有可选择的子精确度的浮点处理器100中所 使用的浮点寄存器文件110的数据结构的实例。在图2中所说明的实施例中，浮点寄存 器文件110包含十六个可寻址寄存器位置，在图2中为了方便起见用参考标号200来表 示每个寄存器位置。每个寄存器位置200经配置以按照正EE-754 32位单一格式存储32 位二进制浮点数。明确地说，每个寄存器位置200含有1位符号202、 8位指数204和 23位分数206。然而，当然应了解，浮点处理器100的其它实施例可包含以与IEEE 32 位单一格式(包含但不限于IEEE64位双重格式)不同的方式格式化且/或含有不同数目 的寄存器位置的浮点寄存器文件210。
返回参看图1，浮点控制器130可用于选择浮点运算的子精确度。控制寄存器137 可加载有在一个或一个以上指令的控制字段中传输的子精确度选择位。以稍后将更详细 描述的方式，浮点控制器130可使用子精确度选择位来减小运算数的精确度，并指导浮 点处理器100内的各个组件的操作。
浮点运算器140可包含经配置以执行浮点运算的一个或一个以上组件。这些组件可 包含(但不限于)计算单元，例如经配置以执行浮点加法和减法指令的浮点加法器(ADD)142，和经配置以执行浮点乘法指令的浮点乘法器(MUL) 144。如图l中看出，浮点运 算器140中的计算单元ADD 142和MUL 144的每一者以允许运算数在计算单元之间以 及在每一计算单元与浮点寄存器文件110之间转移的方式彼此耦合，并耦合到浮点寄存 器文件110。在浮点处理器100的至少一个实施例中，计算单元(ADD 142和MUL 144) 的任一者的输出可以是任何其它计算单元的输入。浮点寄存器文件110可用于存储中间 结果，以及从浮点运算器140输出的结果。
加法器142可以是经配置以按照浮点格式执行标准算术运算的常规浮点加法器。乘 法器144可以是经配置以执行浮点乘法的常规浮点乘法器。乘法器144可以(举例来说) 布思(Booth)算法或经修改的布思算法来实施，且可包含产生部分乘积的部分乘积产生 逻辑，和若干使所述部分乘积相加的进位存储加法器。
虽然图1中为了简单起见仅展示加法器142和乘法器144，但浮点运算器140还可 包含此项技术中己知的且经配置以执行其它类型的浮点数学运算的其它计算单元(未图 示)。这些计算单元可包含(但不限于)浮点除法器，其经配置以执行浮点除法指令； 浮点平方根提取器，其经配置以执行浮点平方根提取指令；浮点指数运算器，其经配置 以执行浮点指数指令；浮点对数运算器，其经配置以执行用于计算对数函数的指令；以 及浮点三角运算器，其经配置以执行用于计算三角函数的指令。
浮点处理器100的不同实施例可包含上文列举的计算单元中的仅一者、或一些或全 部。举例来说，浮点运算器140还可包含用于执行例如比较和转换等更多基本运算的其 它单元(未图示)。此类单元是此项技术中众所周知的，且可使用任何合适的市售单元。 举例来说，加法器142和乘法器144每一者可包含一个或一个以上众所周知的常规子单 元，例如使输入运算数对齐的对齐器、将结果转变成标准格式的规范器，和基于指定的 舍入模式对结果进行舍入的舍入器。例如位反相器(bit inverter)、多路复用器、计数器 和组合逻辑电路等众所周知的电路元件也包含在加法器142和乘法器144中。
如图1中所说明，浮点运算器140连接到浮点寄存器文件110，使得针对所请求的浮 点运算的每个指令，相关计算单元(即，加法器142或乘法器144)可从浮点寄存器文 件110接收存储在寄存器位置REG1、. . . ，REGN中的一者或一者以上中的一个或一个以 上运算数。从寄存器文件110选择并接收运算数且将接收到的运算数转换成计算单元认 可的内部数据格式的常规浮点格式转换器(未图示)可耦合到浮点寄存器文件110且耦 合到每个计算单元(ADD 142或MUL 144)。
在从浮点寄存器文件110接收到运算数之后，浮点运算器140中的一个或一个以上
10计算单元立即可以浮点控制器130所选择的子精确度对接收到的运算数执行所请求的浮 点运算的指令。可将输出发送回到浮点寄存器文件iio以供存储，如图1所示。
在浮点处理器100的至少一个实施例中，可使用软件可选择模式来减小浮点运算的 精确度。如上文所阐释，向浮点处理器100提供的指令可包含用于传输子精确度选择位 的可编程的控制字段。将子精确度选择位写入到控制寄存器137，所述控制寄存器137 又控制浮点运算期间每个运算数的尾数的位长度。或者，可将子精确度选择位直接从任 何合适的用户界面写入到控制寄存器137，所述用户界面包含(但不限于)图1所示的 监视屏/键盘/鼠标组合150。在浮点处理器100的另一实施例中，可将子精确度选择位直 接从主处理器或其操作系统写入到控制寄存器137。浮点控制器130中所示的控制寄存 器137可作为独立实体驻存在别处，集成到另一实体中，或分布在多个实体上。
可使用子精确度选择位来减小浮点运算的精确度。这可以多种方式实现。在至少一 个实施例中，控制器130可致使浮点运算器140仅从寄存器文件IIO中读出满足子精确 度选择位所指定的精确度所需的分数的最高有效位(MSB)。精确度越高，所需的分数位 越多。举例来说，如果寄存器文件中的每个位置都含有23位分数，且浮点运算所需的子 精确度为10位，那么仅需要所述分数的9个MSB;隐藏的或整数位为第十位。如果一 个或一个以上指令的子精确度增加到16位，那么将需要尾数的15个MSB。在后一种情 况下，可简单地忽略分数的8个最低有效位(LSB)。或者，控制器130可关闭对应于过 剩位224的存储寄存器元件。
当以动态读取逻辑实施浮点寄存器文件110时，可实现额外的功率节省。与静态读 取逻辑不同，动态读取逻辑通过对位线进行预充电且接着基于选定的存储器位置中的数 据对其进行放电，来实现较快的读取时间。因此，利用动态读取逻辑可节省功率，因为 不需要对对应于过剩尾数位的读取逻辑进行预充电。在浮点处理器100的一些实施例中， 浮点运算器140读取每个运算数的整个分数。控制器130接着可致使浮点运算器140在 执行浮点运算之前对过剩尾数位进行舍位。在浮点处理器100的其它实施例中，控制器 130可提示浮点运算器140的前端中的额外处理(未图示)以将每个运算数的尾数舍入 到所需精确度。
另一可能的方法是控制器130提示浮点运算器140以迫使每个运算数的过剩尾数位 进入低泄漏状态。许多电子组件(一般来说)和半导体装置(具体来说)都经历漏电流。 漏电流是寄生电流，例如流经金属氧化物半导体(MOS)晶体管的栅极氧化物区域的电 流。随着晶体管的尺寸持续縮减，且集成到芯片中的晶体管的数目增加，漏电流受到更多关注。视由多个晶体管组成的逻辑栅极的特定配置而定，往往一个状态中的漏电流将 比另一状态中的漏电流多。由于浮点运算器140的特定逻辑栅极配置是已知的，所以浮 点运算器140可用于迫使过剩尾数位进入低泄漏状态，即导致最少漏电流的状态。如稍 后将针对此配置更详细地阐释i浮点运算器140经配置以防止被迫使进入低泄漏状态的 过剩尾数位影响浮点运算的结果。
图3A是说明使用如上所述具有可选择的子精确度的浮点处理器执行的浮点加法的 概念图。为了简单起见，说明加法器300中两个浮点数302和304的相加。并且，为了 简单起见，假定两个浮点数302和304已对齐，因此不需要进行任何移位。展示浮点数 302和304具有用于加法运算的选定位(即，尾数的MSB)和将不会在加法运算中使用 的若干过剩位(即，尾数的LSB)。使用点来说明选定位，且对于浮点数302，用参考标 号312来指示选定位，且对于浮点数304,用参考标号314来指示选定位。使用交叉来 说明不在加法中使用的过剩位，且对于浮点数302，用参考标号313来指示过剩位，且 对于浮点数304，用参考标号315来指示过剩位。
在迫使过剩位为零(0)的情况下，可在不影响结果的情况下执行浮点加法运算。然 而，在针对加法器迫使过剩位进入低泄漏状态的情况下，应采取某些步骤来防止过剩位 影响结果。举例来说，如果低泄漏状态为一 (1)，那么过剩位的加法可能产生到选定位 的进位输出。在至少一个实施例中，浮点运算器可经配置以在对选定位进行相加时，阻 止从过剩位的加法产生的任何进位输出，或忽略此进位输出。或者，可将充分数目的最 高有效过剩位设置为零(0)，以确保过剩位的加法不导致进位输出。
返回参看图1，浮点加法运算可产生具有最大精确度的结果。控制器130可用于提 示浮点运算器140在将结果回写到寄存器文件110中之前将结果的精确度减小到适当等 级。这可通过将结果舍入到控制寄存器137中的子精确度选择位所需的精确度来实现。 或者，可对从浮点加法运算得出的过剩尾数位进行舍位。如果输入到浮点运算器140的 运算数中的过剩尾数位被设置为零(0),那么浮点加法运算还将产生在过剩尾数位中具 有零的结果。然而，如果运算数中的过剩分数位未被舍位或设置为低泄漏状态，那么从 浮点加法运算得出的过剩分数位可能不全为零(0)。在那种情况下，控制器130可提示 浮点运算器140在将结果回写到寄存器文件110中之前执行某一处理(未图示)，以将所 有过剩分数位设置为零(0)。在浮点运算器的至少一个实施例中，可在将过剩分数位设 置为低泄漏状态的情况下，将结果回写到寄存器文件。并且，在至少一个实施例中，可 阻止过剩分数位更新寄存器文件，借此节省寄存器文件中的功率。图3B是说明使用如上所述具有可选择的子精确度的浮点处理器100来执行的乘法器 (MUL) 400中的浮点乘法的概念图。众所周知，二进制数乘法基本上是经移位值的一系 列加法。如果用户选择的子精确度提供N个尾数位，那么从两个浮点数(每一者具有N 个尾数位)的乘法得出的乘法器原始输出值可具有至多达2N个输出尾数位。在来自乘法 器的2N个所得尾数位的情况下，可在将结果回写到寄存器文件之前去除N个过剩位。 控制器可以多种方式执行此功能。举例来说，控制器可提示浮点运算器将结果舍位到所 需精确度。或者，控制器可提示浮点运算器将结果舍入到所需N位精确度。在任一情况 下，可在过剩分数位位置中具有或没有零的情况下，将N-1个分数位写入到寄存器文件。 在浮点运算器的至少一个实施例中，可在将过剩分数位设置为低泄漏状态的情况下，将 结果回写到寄存器文件。
结合本文所揭示的实施例而描述的各种说明性逻辑单元、区块、模块、电路、元件 和/或组件可在作为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场 可编程门阵列(FPGA)或其它可编程逻辑组件、离散门或晶体管逻辑、离散硬件组件或 其经设计以执行本文所描述的功能的任一组合的一部分的浮点处理器中实施或执行。通 用处理器可以是微处理器，但在替代实施例中，处理器可以是任何常规处理器、控制器、 微控制器或状态机。处理器还可实施为计算组件的组合，例如DSP与微处理器的组合、 多个微处理器、结合DSP核心的一个或一个以上微处理器，或任何其它此类配置。
结合本文所揭示的实施例而描述的方法或算法可直接实施在硬件中、由处理器执行 的软件模块中或上述两者的组合中。软件模块可驻存在RAM存储器、快闪存储器、ROM 存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动磁盘、CD-ROM或 此项技术中已知的任何其它形式的存储媒体中。存储媒体可耦合到处理器，使得处理器 可从存储媒体读取信息并向存储媒体写入信息。在代替实施例中，存储媒体可与处理器 成一体式。
提供所揭示的实施例的先前描述是为了使所属领域的技术人员能够制造或使用本发 明。所属领域的技术人员将容易明白对这些实施例的各种修改，且本文所定义的一般原 理可在不脱离本发明的精神或范围的情况下应用于其它实施例。因此，不希望将本发明 限制于本文所展示的实施例，而是希望赋予本发明与权利要求书一致的完整范围，其中 不希望以单数形式对元件的提及表示"一个且仅一个"(除非明确地这样陈述)，而是希 望其表示"一个或一个以上"。所属领域的技术人员已知的或以后将知道的本发明全文中
所描述的各种实施例的元件的所有结构和功能等效物都特意以引用的方式并入本文中，且希望其由权利要求书所涵盖。此外，不希望本文所揭示的任何内容贡献给公众，不管 权利要求书中是否明确叙述了此类揭示内容。任何权利要求项要素都不应在35 U.S.C. §112第六段的条款下进行解释，除非特意使用短语"用于……的装置"来叙述所述要素， 或在方法项的情况下使用短语"用于……的步骤"来叙述所述要素。
权利要求
1.一种执行浮点运算的方法，其包括选择浮点运算的格式，以及选择所述浮点运算的子精确度；根据所述选定的子精确度来确定存储在浮点寄存器中的多个位的子集，且其中所述浮点寄存器包括经配置以存储指数位的指数区和经配置以存储分数位的分数区，且其中过剩位包括分数位；以及仅使用所述多个位的所述子集来执行所述浮点运算。
2. 根据权利要求1所述的方法，其中确定所述多个位的所述子集包括从所述子集中排 除一个或一个以上过剩位。
3. 根据权利要求2所述的方法，其进一步包括迫使所述过剩位进入低泄漏状态。
4. 根据权利要求2所述的方法，其中执行所述浮点运算包括仅从所述寄存器读取所述子集内所包含的所述位，且不读取所述过剩位的任一 者，以产生由所述选定的子精确度表征的输入数；以及对所述输入数执行所述浮点运算，以产生具有多个输出位的输出数。
5. 根据权利要求4所述的方法，其进一步包括从所述输出数舍位超过所述选定的子精 确度的所述输出位的任一者，借此产生由所述选定的子精确度表征的经舍位的输出 数。
6. 根据权利要求4所述的方法，其进一步包括将所述输出数舍入到所述选定的子精确 度。
7. 根据权利要求4所述的方法，其中读取所述子集内的所述位包括对所述子集内的所 有位线进行预充电，以及使所有所述过剩位处于经放电状态。
8. 根据权利要求2所述的方法，其中执行所述浮点运算包括从所述寄存器读取所有所述多个位；从己被读取的所述位舍位所有所述过剩位，借此产生由所述选定的子精确度表征 的经舍位的输入数；以及对所述经舍位的输入数执行所述浮点运算，以产生具有多个输出位的输出数。
9. 根据权利要求8所述的方法，其进一步包括从所述输出数舍位超过所述选定的子精 确度的所述输出位的任一者。
10. 根据权利要求8所述的方法，其进一步包括将所述输出数舍入到所述选定的子精确 度。
11. 根据权利要求2所述的方法,其中执行所述浮点运算包括迫使所有所述过剩位为零。
12. 根据权利要求2所述的方法，其中所述寄存器包括多个寄存器元件，每个寄存器元 件对应于所述多个位中的个别一个位；且其中执行所述浮点运算包括关闭对应于所 述过剩位中的一者的所述寄存器元件的任一者。
13. 根据权利要求2所述的方法，其中执行所述浮点运算包括阻止从所述过剩位的任一 者到所述子集内的所述位的任一者的进位输出。
14. 根据权利要求l所述的方法，其中所述浮点格式包括以下各项中的至少一者单一格式，其包含l个符号位、8个指数位和23个分数位； 双重格式，其包含l个符号位、11个指数位和52个分数位；以及 扩展格式，其包含l个符号位、15个指数位和64个尾数位。
15. 根据权利要求l所述的方法，其中所述浮点运算包括以下各项中的至少一者浮点 加法；浮点减法；浮点乘法；浮点除法；浮点平方根提取；浮点三角函数计算；浮 点指数函数计算；和浮点对数函数计算。
16. —种浮点处理器，其包括寄存器，其经配置以按照浮点格式来存储多个位；控制器，其经配置以选择浮点运算的子精确度，且进一步经配置以根据所述选定 的子精确度来确定所述多个位的子集；以及浮点运算器，其经配置以仅使用所述多个位的所述子集来执行所述浮点运算。
17. 根据权利要求16所述的浮点处理器，其中所述控制器进一步经配置以响应于用户 输入而选择所述子精确度。
18. 根据权利要求16所述的浮点处理器，其中所述控制器进一步经配置以通过从所述 子集中排除一个或一个以上过剩位来确定所述位的所述子集。
19. 根据权利要求18所述的浮点处理器，其中所述浮点寄存器包括经配置以存储指数 位的指数区和经配置以存储分数位的分数区，且其中所述过剩位包括分数位。
20. 根据权利要求18所述的浮点处理器，其中所述控制器进一步经配置以迫使所述过 剩位进入低泄漏状态。
21. 根据权利要求16所述的浮点处理器，其中所述浮点运算器包括以下各项中的至少 一者浮点加法器，其经配置以执行浮点加法和减法； 浮点乘法器，其经配置以执行浮点乘法； 浮点除法器，其经配置以执行浮点除法； 浮点平方根提取器，其经配置以执行浮点平方根提取； 浮点指数运算器，其经配置以计算浮点指数函数； 浮点对数运算器，其经配置以计算浮点对数函数；以及 浮点三角运算器，其经配置以计算浮点三角函数。
22. 根据权利要求18所述的浮点处理器，其中所述浮点运算器进一步经配置以仅从所述寄存器读取所述子集内的所述位， 且不读取所述过剩位的任一者，以便接受由所述选定的子精确度表征的一个或一个 以上浮点数作为输入；以及其中所述浮点运算器进一步经配置以对所述一个或一个以上输入浮点数执行所述浮点运算，以便产生具有多个输出位的输出数。
23. 根据权利要求22所述的浮点处理器，其中所述浮点运算器进一步经配置以从所述 输出数舍位超过所述选定的子精确度的所述输出位的任一者，借此产生由所述选定 的子精确度表征的经舍位的输出数。
24. 根据权利要求22所述的浮点处理器，其中所述浮点运算器进一步经配置以将所述 输出数舍入到所述选定的子精确度。
25. 根据权利要求22所述的浮点处理器，其中所述浮点运算器进一步经配置以对所述 子集内的所有所述位进行预充电，且使所有所述过剩位处于经放电状态。
26. 根据权利要求18所述的浮点处理器，其中所述浮点运算器进一步经配置以从所述 寄存器读取所述寄存器中所存储的所有所述多个位；其中所述浮点运算器进一步经配置以从已被读取的所述位中舍位所有所述过剩 位，借此产生由所述选定的子精确度表征的经舍位的输入数；以及其中所述浮点运算器进一步经配置以对所述经舍位的输入数执行所述浮点运算， 以产生具有多个输出位的输出数。
27. 根据权利要求26所述的浮点处理器，其中所述浮点运算器进一步经配置以从所述 输出数舍位超过所述选定的子精确度的所述输出位的任一者。
28. 根据权利要求26所述的浮点处理器，其中所述浮点运算器进一步经配置以将所述 输出数舍入到所述选定的子精确度。
29. 根据权利要求18所述的浮点处理器，其中所述控制器进一步经配置以迫使所有所 述过剩位为零。
30. 根据权利要求18所述的浮点处理器，其中所述寄存器包括多个寄存器元件，每个 寄存器元件对应于所述多个位中的个别一个位；且其中所述控制器进一步经配置以 关闭对应于所述过剩位中的一者的所述寄存器元件的任一者。
31.根据权利要求18所述的浮点处理器，其中所述控制器经配置以阻止所述过剩 位的任一者进位到所述子集内的所述位中的一者。
全文摘要
一种具有可选择的子精确度的浮点处理器包含寄存器，其经配置以按照浮点格式来存储多个位；控制器；以及浮点数学运算器。所述控制器经配置以响应于用户输入而选择浮点运算的子精确度。所述控制器经配置以根据所述选定的子精确度来确定所述位的子集。所述浮点运算器经配置以仅使用所述位的所述子集来执行所述浮点运算。可迫使所述浮点运算中未使用的过剩位进入低泄漏状态。从所述浮点运算得出的输出值被舍位或舍入到所述选定的子精确度。
文档编号G06F7/483GK101317152SQ200680044466
公开日2008年12月3日 申请日期2006年10月4日 优先权日2005年10月5日
发明者肯尼思·艾伦·多克塞尔 申请人:高通股份有限公司