专利名称：调整数据存储和检索系统中的差错阈值的方法和系统的制作方法
技术领域：
本发明涉及调整数据存储和检索系统中的差错阈值的方法和系统。
背景技术：
数据存储和检索系统用于存储一个或多个主机计算机系统提供的信息。这样的数据存储和检索系统接收将信息写入一个或多个数据存储设备中的请求、和从这些一个或多个数据存储设备中检索信息的请求。一旦接收到写入请求，系统就将从主机计算机接收的信息存储在一个或多个数据存储设备中。一旦接收到读取请求，系统就从一个或多个数据存储设备中调回信息。因此，系统不断地将信息移入一个或多个数据存储设备中和从一个或多个数据存储设备中移出信息，和可选地，将信息移入数据高速缓存中和从数据高速缓存中移出。
数据存储和检索系统往往被设计成自动从硬件差错中恢复过来。设置差错阈值，当一个特定硬件超过可应用差错阈值时，检测永久性硬件差错。对这样的永久性差错作出响应，禁用出错资源。然后，请求人工干预以重置禁用资源。
当利用现有技术方法时，在测试期间或在实际使用中不能调整默认差错阈值。在测试程序期间，自动禁用出错设备的预编程方法可能妨碍测试程序模拟不同差错测试情况。在实际使用中，由于默认差错阈值可能不满足客户的需要，这些现有技术方法会遇到麻烦。
由于这里陈述的理由，需要的是一种调整一个或多个设备差错阈值的方法。本申请人的发明包含调整数据存储和检索系统中的一个或多个差错阈值的方法。
发明内容
本申请人的发明包含调整数据存储和检索系统中的差错阈值的方法。该方法提供包含存储器和微码的数据存储和检索系统，其中，微码包含一个或多个默认差错阈值。该方法确定存储器是否包含一个或多个操作差错阈值。如果该方法确定存储器包含一个或多个操作差错阈值，那么，该方法利用这些一个或多个操作差错阈值操作数据存储和检索系统。另一方面，如果该方法确定存储器不包含一个或多个操作差错阈值，那么，该方法将一个或多个默认差错阈值设置为一个或多个操作差错阈值。如果本申请人的数据存储和检索系统接收到一个或多个修正差错阈值，那么，该方法将操作差错阈值调整成包含这些一个或多个修正差错阈值，并将这些一个或多个调整后的操作差错阈值写入存储器中。
通过结合附图对本发明的优选实施例进行如下详细描述，可以使本发明得到更好理解，在附图中，相同的标号用于指定相同的部件，和在附图中图1是示出本申请人的数据存储和检索系统的一个实施例的方块图；图2是示出包含两个存储控制器和多个数据存储设备的本申请人的数据存储和检索系统的第二实施例的方块图；图3是示出包含两个存储控制器和第一、第二、和第三多个数据存储设备的本申请人的数据存储和检索系统的第三实施例的方块图；和图4是总结本申请人方法的步骤的流程图。
具体实施例方式
在如下的描述中将参照附图以优选实施例的形式描述本发明，在附图中，相同的标号表示相同或相似的部件。本发明将被描述成体现在包含两个群集、多个主机适配器端口、多个设备适配器端口、和数据高速缓存的数据存储和检索系统中。本中请人发明的该描述不应该解释成本发明局限于调整包含两个群集、和/或两个处理器的数据存储和检索系统中的差错阈值，因为本申请人的方法可以一般性地用于调整数据存储和检索系统中的差错阈值。
现在参照图1，数据存储和检索系统100能够通过通信链路395与主机计算机390通信。图1的例示性实施例示出了单个主机计算机。在其它实施例中，本申请人的数据存储和检索系统能够与多个主机计算机通信。
主机计算机390包含计算机系统，譬如，巨型机、个人计算机、工作站、和它们的组合，计算机系统包括操作系统，譬如，Window、AIX、Unix、MVS、LINUX等(Window是微软公司的注册商标；AIX是注册商标和MVS是IBM公司的商标；和Unix是美国和通过开放组特许的其它国家的注册商标)。在某些实施例中，主机计算机390进一步包含存储管理程序。主机计算机390中的存储管理程序可以包括管理数据到数据存储和检索系统的传送的在现有技术中已知的存储管理型程序的功能，如在IBM MVS操作系统中实现的IBM DFSMS。
在某些实施例中，本申请人的数据存储和检索系统100包含包括适配器102-105和107-110的第一多个主机适配器端口101；和包括适配器112-115和117-120的第二多个主机适配器端口111。在其它实施例中，本申请人的数据存储和检索系统100包含少于16个的主机适配器端口。在另外的其它实施例中，本申请人的数据存储和检索系统100包含多于16个的主机适配器端口。
与设置在本申请人系统的任何实施例中的主机适配器端口的数量无关，这些主机适配器端口的每一个都包含平等访问中央处理/高速缓存单元130和140两者的共享资源。每个主机适配器端口可以包含一个或多个光纤信道端口、一个或多个FICON端口、一个或多个ESCON端口、或一个或多个SCSI端口、或一个或多个iSCSI端口。每个主机适配器端口通过互连总线121与两个群集连接，以便每个群集可以处理来自任何主机适配器端口的I/O。每个子系统中的内部总线通过远程I/O桥155/195分别连接在处理器部分130/140和I/O部分160/170之间。
处理器部分130包含处理器132和高速缓存134。在某些实施例中，处理器部分130进一步包含存储器133。在某些实施例中，存储器133包含随机存取存储器。在某些实施例中，存储器133包含非易失性存储器。
在图1的例示性实施例中，存储器133包含系统设备驱动器131和系统微码135，其中，系统微码135包含一个或多个默认差错阈值。在图1的例示性实施例中，存储器133进一步包含一个或多个操作差错阈值137。
处理器部分140包含处理器142和高速缓存144。在某些实施例中，处理器部分140进一步包含存储器143。在某些实施例中，存储器143包含随机存取存储器。在某些实施例中，存储器143包含非易失性存储器。
在图1的例示性实施例中，存储器143包含系统设备驱动器141和系统微码145，其中，系统微码145包含一个或多个默认差错阈值。在图1的例示性实施例中，存储器143进一步可选地包含一个或多个操作差错阈值147。
I/O部分160包含多个设备适配器端口161，在图1的例示性实施例中，多个设备适配器端口161包含设备适配器端口165、166、167、和168。I/O部分160进一步包含非易失性存储设备(“NVS”)162和用于NVS162的备用电池164。
I/O部分170包含多个设备适配器171，在图1的例示性实施例中，多个设备适配器171包含设备适配器端口175、176、177、和178。I/O部分170进一步包含非易失性存储设备(“NVS”)172和用于NVS172的备用电池174。
在本申请人的系统的某些实施例中，一个或多个主机适配器端口101、处理器部分130、和一个或多个设备适配器端口161设置在诸如设置在本申请人的数据存储和检索系统中的控制器210(图2)的单个控制器中。类似地，在某些实施例中，一个或多个主机适配器端口111、处理器部分140、和一个或多个设备适配器端口171设置在诸如设置在本申请人的数据存储和检索系统中的控制器220的第二控制器上。在这些实施例中，本申请人的系统100包含一个或多个控制器，如控制器210(图2)和/或控制器220(图2)。
在图1的例示性实施例中，16个数据存储设备被组织成两个阵列，即，阵列180和阵列190。图1的例示性实施例示出了两个存储设备阵列。每个存储设备阵列在主机计算机看来就像一个或多个逻辑设备。
在某些实施例中，一个或多个数据存储设备包含多个硬盘驱动单元。在某些实施例中，阵列180和190使用RAID(冗余独立磁盘阵列)协议。在某些实施例中，阵列180和190包含有时称为JBOD的阵列，即，“Just a Bunch Of Disk”，其中，该阵列不是根据RAID配置的。在另外的某些实施例中，阵列180和190包含有时称为SBOD的阵列，即，“Switched a Bunch Of Disk”，其中，这些阵列也不是根据RAID配置的。
图1的例示性实施例示出了两个存储设备阵列。在其它实施例中，本申请人的系统包含单个存储设备阵列。在另外的其它实施例中，本申请人的系统包含多于两个的存储设备阵列。
现在参照图2，在某些实施例中，本申请人的存储系统结合多个数据存储设备包含两个存储控制器210和220。系统200进一步包含将两个存储控制器与一个或多个数据存储设备互连的中间面(midplane)。中间面230将多个数据存储设备240与存储控制器210和220互连。多个数据存储设备240的每一个包含两个光纤信道端口。在图2的例示性实施例中，设置在多个数据存储设备240的每一个上的两个光纤信道端口的每一个用于通过中间面230将多个数据存储设备240的每一个与存储控制器210和220互连。正如本领域的普通技术人员知道的那样，在多个数据存储设备240的每一个上使用两个光纤信道端口提供了两条从这些数据存储设备的每一个读取信息和/或将信息写入这些数据存储设备的每一个中的I/O路径。
在图2的例示性实施例中，存储控制器210包含主机适配器端口212、主机适配器端口214、光纤信道转换器216、处理器132、和存储器133。并且，在图2的例示性实施例中，存储器133包含系统设备驱动器131、特别包含默认差错阈值的设备微码135、和操作差错阈值137。
存储控制器210进一步包含通过通信链路252、254、和256分别与主机适配器端口212、主机适配器端口214、和光纤信道转换器216互连的存储逻辑单元(logic)211。存储逻辑单元211接收主机命令、和可选地，主机数据有效负载，和利用将这些主机命令提供给处理器132，和将主机数据有效负载提供给如一个或多个数据存储设备240的一个或多个指定数据存储设备的命令，将这些主机命令和这些可选主机数据有效负载引向光纤信道转换器216。
在某些实施例中，处理器132包含SES处理器。在某些实施例中，该SES处理器包含光纤信道初始化器。在其它实施例中，本申请人的存储控制器210包含多于两个的主机适配器端口、和/或多于两个的设备适配器端口。
通信链路213将主机适配器端口212与一个或多个主机计算机互连。通信链路215将主机适配器端口214与一个或多个主机计算机互连。
在图2的例示性实施例中，存储控制器220包含主机适配器端口222、主机适配器端口224、光纤信道转换器226、处理器142、和存储器143。并且，在图2的例示性实施例中，存储器143包含系统设备驱动器141、特别包含默认差错阈值的设备微码145、和操作差错阈值147。
存储控制器220进一步包含通过通信链路262、264、和266分别与主机适配器端口222、主机适配器端口224、和光纤信道转换器226互连的存储逻辑单元221。存储逻辑单元221接收主机命令、和可选地，主机数据有效负载，和利用将这些主机命令、和可选地，主机数据有效负载提供给如一个或多个数据存储设备240那样的一个或多个指定数据存储设备的命令，将这些主机命令和引向处理器142，和将可选主机数据有效负载引向光纤信道转换器226。
在某些实施例中，处理器142包含SES处理器。在某些实施例中，该SES处理器包含光纤信道初始化器。在其它实施例中，本申请人的存储控制器220包含多于两个的主机适配器端口、和/或多于两个的设备适配器端口。
光纤信道转换器216通过多条通信链路258与中间面230互连。光纤信道转换器226通过多条通信链路268与中间面230互连。中间面230通过多条通信链路270与多个数据存储设备240互连。
现在参照图3，本申请人的数据存储和检索系统300包含双光纤信道仲裁环路(“FC-AL”)，双光纤信道仲裁环路包含多个光纤信道转换器，其中，存储控制器302和304的每一个都与两个FC-AL环路连接。每个环路包含多个转换域控制卡，譬如，转换域控制卡310、320、330、340、350、和360。
每个转换域控制卡包含转换器和处理器。在某些实施例中，转换器包含光纤信道转换器。在某些实施例中，处理器包含SES处理器。在图3的例示性实施例中，转换域控制器310、320、330、340、350、和360分别包含处理器312、322、332、342、352、和362。在图3的例示性实施例中，转换域控制器310、320、330、340、350、和360分别包含转换器314、324、334、344、354、和364。在图3的例示性实施例中，转换域控制器310、320、330、340、350、和360分别包含微码316、326、336、346、356、和366。
在图3的例示性实施例中，可以通过设置在两个不同转换域控制器中两个不同光纤信道转换器访问多个数据存储设备370的每一个、多个数据存储设备380的每一个、和多个数据存储设备390的每一个。正如本领域的普通技术人员知道的那样，在多个数据存储设备370、380和390的每一个上使用两个光纤信道端口提供了两条从每个数据存储设备读取信息和/或将信息写入每个数据存储设备中的I/O路径。
本申请人的发明包含调整用在例如非限制性系统100(图1)、系统200(图2)、和/或系统300(图3)的本申请人的数据存储和检索系统中的差错阈值的方法。现在参照图4，在步骤410中，本申请人的方法提供包含如存储器133(图1，2，3)和/或存储器143(图1，2，3)的存储器的数据存储和检索系统。步骤410进一步包含提供包含如系统设备驱动器131(图1，2，3)和/或系统设备驱动器141(图1，2，3)的系统设备驱动器的存储系统。
步骤410进一步包含提供包含如微码135(图1，2，3)和/或微码145(图1，2，3)的系统微码的存储系统。在某些实施例中，该系统微码包含一个或多个默认差错阈值。这样的一个或多个差错阈值包含，例如，在指定时间间隔内允许的最大数目的逻辑差错和/或电源系统差错。这样的差错阈值进一步包含例如指定时间间隔内的差错阈值，其包含最大数目的每条通信链路的通信链路差错，即，总线差错，所述通信链路诸如为设置在如系统100(图1)、系统200(图1)、和/或系统300(图3)中的远程I/O桥155(图1)、远程I/O桥165(图2)、通信链路213(图2)、通信链路215(图2)、通信链路223(图2)、通信链路225(图2)、通信链路252(图2)、通信链路254(图2)、通信链路256(图2)、通信链路262(图2)、通信链路264(图2)、通信链路266(图2)、通信链路301a(图3)、通信链路301b(图3)、通信链路301c(图3)、通信链路303a(图3)、通信链路303b(图3)、通信链路303c(图3)、通信链路305a(图3)、通信链路305b(图3)、通信链路305c(图3)、通信链路307a(图3)、通信链路307b(图3)、通信链路307c(图3)。
步骤410进一步包含提供可选地包含例如操作差错阈值137(图1，2，3)和/或操作差错阈值147(图1，2，3)的一个或多个操作差错阈值的系统存储器。在某些实施例中，操作差错阈值137和/或147被分别写入设置在存储器133和/或143中的数据库中。在其它实施例中，操作差错阈值137和/或147被分别写入设置在存储器133和/或143中的查用表中。在另外的其它实施例中，操作差错阈值137和/或147被分别写入设置在存储器133和/或143中的平面文件中。
在步骤420中，本申请人的方法加载如系统设备驱动器131(图1，2，3)和/或系统设备驱动器141(图1，2，3)的系统设备驱动器。在某些实施例中，步骤420由设置在步骤410的数据存储和检索系统中的如处理器132(图1，2，3)和/或处理器142(图1，2，3)的处理器执行。
在步骤430中，本申请人的方法确定如存储器133(图1，2，3)和/或存储器143(图1，2，3)的系统存储器是否包含如操作差错阈值137(图1，2，3)和/或操作差错阈值147(图1，2，3)的操作差错阈值。在某些实施例中，步骤430由设置在步骤410的数据存储和检索系统中的如处理器132(图1，2，3)和/或处理器142(图1，2，3)的处理器执行。在其它实施例中，步骤430由与本申请人的数据存储和检索系统互连的如主机计算机390(图1)的主机计算机执行。
如果本申请人的方法在步骤430中确定系统存储器的确包含操作差错阈值，那么，该方法从步骤430过渡到步骤460。另一方面，如果本申请人的方法在步骤430中确定系统存储器不包含操作差错阈值，那么，该方法从步骤430过渡到步骤440，在步骤440中，该方法从如微码135(图1，2，3)和/或微码145(图1，2，3)的系统微码中读取一个或多个默认差错阈值，并将这些一个或多个默认差错阈值设置为一个或多个操作差错阈值137和/或操作差错阈值147。在某些实施例中，步骤440由设置在步骤410的数据存储和检索系统中的如处理器132(图1，2，3)和/或处理器142(图1，2，3)的处理器执行。在其它实施例中，步骤440由与本申请人的数据存储和检索系统互连的如主机计算机390(图1)的主机计算机执行。
本申请人的方法从步骤440过渡到步骤450，在步骤450中，本申请人的方法将步骤440的操作差错阈值写入如存储器133(图1，2，3)和/或存储器143(图1，2，3)的系统存储器中。在某些实施例中，步骤450由设置在步骤410的数据存储和检索系统中的如处理器132(图1，2，3)和/或处理器142(图1，2，3)的处理器执行。在其它实施例中，步骤450由与本申请人的数据存储和检索系统互连的如主机计算机390(图1)的主机计算机执行。
本申请人的方法从步骤450过渡到步骤460，在步骤460中，该方法利用写入存储器中的一个或多个操作差错阈值操作步骤410的数据存储和检索系统。在某些实施例中，步骤460由设置在步骤410的数据存储和检索系统中的如处理器132(图1，2，3)和/或处理器142(图1，2，3)的处理器执行。在其它实施例中，步骤460由与本申请人的数据存储和检索系统互连的如主机计算机390(图1)的主机计算机执行。
在步骤470，本申请人的方法确定是否已经接收到一个或多个修正差错阈值。在某些实施例中，步骤470由设置在步骤410的数据存储和检索系统中的如处理器132(图1，2，3)和/或处理器142(图1，2，3)的处理器执行。在其它实施例中，步骤470由与本申请人的数据存储和检索系统互连的如主机计算机390(图1)的主机计算机执行。
在某些实施例中，步骤470进一步包含接收一个或多个修正差错阈值，其中，这些一个或多个修正差错阈值由数据存储和检索系统的拥有者和/或操作方提供。在某些实施例中，步骤470进一步包含接收一个或多个修正差错阈值，其中，这些一个或多个修正差错阈值由与数据存储和检索系统互连的如主机计算机390(图1)的主机计算机提供。
在某些实施例中，步骤410的数据存储和检索系统由数据存储服务提供方拥有和/或操作。该数据存储服务提供方将数据存储服务提供给一个或多个数据存储服务客户。在某些实施例中，如主机计算机390(图1)的主机计算机由这样的数据存储服务客户拥有和/或操作。在某些实施例中，步骤470进一步包含接收来自数据存储服务客户的一个或多个修正差错阈值。
如果本申请人的方法未接收到修正差错阈值，那么，该方法从步骤470过渡到步骤460并继续执行这里所述的步骤。另一方面，如果本申请人的方法的确接收到修正差错阈值，那么，该方法从步骤470过渡到步骤480，在步骤480中，该方法将一个或多个操作差错阈值调整成包含在步骤470中接收的一个或多个修正差错阈值。本申请人的方法从步骤480过渡到步骤450，在步骤450中，该方法将一个或多个调整后的操作差错阈值写入存储器，然后，继续执行这里所述的步骤。
在某些实施例中，步骤480由设置在步骤410的数据存储和检索系统中的如处理器132(图1，2，3)和/或处理器142(图1，2，3)的处理器执行。在其它实施例中，步骤480由与本申请人的数据存储和检索系统互连的如主机计算机390(图1)的主机计算机执行。
在某些实施例中，可以组合、删除、或重新排序在图4中所述的各个步骤。
在某些实施例中，本申请人的发明包括驻留在存储器133(图1，2，3)和/或存储器143(图1，2，3)的指令，其中，这些指令分别由如处理器132(图1，2，3)和/或处理器142(图1，2，3)的处理器执行，以便执行在图4中所述的步骤420、430、440、450、460、470、和/或480的一个或多个步骤。
在其它实施例中，本申请人的发明包括驻留在任何其它计算机程序产品中的指令，其中，这些指令由系统100外部或内部的计算机执行，以便执行在图4中所述的步骤420、430、440、450、460、470、和/或480的一个或多个步骤。在任何一种情况下，都可以将指令编码在信息存储媒体中，信息存储媒体包含，例如，磁信息存储媒体、光信息存储媒体、电信息存储媒体等。关于“电子存储媒体”，本申请人指的是，例如，如PROM(可编程只读存储器)、EPROM(可擦除可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)、闪速PROM、微型快擦写存储卡、智能媒体等的设备。
虽然已经详细例示了本发明的优选实施例，但对于本领域的普通技术人员来说，显而易见，在不偏离如所附权利要求书所述的本发明的范围的情况下，可以对这些实施例作各种各样的修改和调整。
权利要求
1.一种调整数据存储和检索系统中的差错阈值的方法，包含如下步骤提供包含存储器和微码的数据存储和检索系统，其中，所述微码包含一个或多个默认差错阈值；确定所述存储器是否包含一个或多个操作差错阈值；如果所述存储器包含一个或多个操作差错阈值，利用所述一个或多个操作差错阈值操作所述数据存储和检索系统。
2.根据权利要求1所述的方法，进一步包含如下步骤如果所述存储器不包含一个或多个操作差错阈值，将所述一个或多个默认差错阈值设置为所述一个或多个操作差错阈值。
3.根据权利要求2所述的方法，进一步包含如下步骤将所述一个或多个操作差错阈值写入所述存储器中。
4.根据权利要求1所述的方法，进一步包含如下步骤接收一个或多个修正操作差错阈值；将所述操作差错阈值调整成包含所述一个或多个修正差错阈值；和将所述调整操作差错阈值写入所述存储器中。
5.根据权利要求4所述的方法，其中，所述接收步骤包含从所述数据存储和检索系统的操作方接收一个或多个修正操作差错阈值。
6.根据权利要求4所述的方法，其中，所述接收步骤包含从与所述数据存储和检索系统互连的主机计算机接收一个或多个修正操作差错阈值。
7.一种利用包含存储器和系统微码的数据存储和检索系统向一个或多个数据存储服务客户提供数据存储服务的方法，其中，所述微码包含一个或多个默认差错阈值，所述方法包含如下步骤确定所述存储器是否包含一个或多个操作差错阈值；如果所述存储器包含一个或多个操作差错阈值，利用所述一个或多个操作差错阈值操作所述数据存储和检索系统；和如果所述存储器不包含一个或多个操作差错阈值，将所述一个或多个默认差错阈值设置为所述一个或多个操作差错阈值。
8.根据权利要求7所述的方法，进一步包含如下步骤接收一个或多个修正差错阈值；将所述操作差错阈值调整成包含所述一个或多个修正差错阈值；和将所述调整后的一个或多个操作差错阈值写入所述存储器中。
9.一种调整数据存储和检索系统中的差错阈值的系统，包含实现根据前面权利要求的任何一项所述的方法的步骤的装置。
全文摘要
本发明公开了调整数据存储和检索系统中的差错阈值的方法。该方法提供包含存储器和微码的数据存储和检索系统，其中，微码包含一个或多个默认差错阈值。该方法确定存储器是否包含一个或多个操作差错阈值。如果该方法确定存储器包含一个或多个操作差错阈值，那么，该方法利用这些一个或多个操作差错阈值操作数据存储和检索系统。另一方面，如果该方法确定存储器不包含一个或多个操作差错阈值，那么，该方法将一个或多个默认差错阈值设置为一个或多个操作差错阈值。
文档编号G06F11/00GK1996315SQ20071000182
公开日2007年7月11日 申请日期2007年1月5日 优先权日2006年1月6日
发明者詹姆斯·L.·胡德, 布赖恩·A.·莱纳尔迪, 米卡·罗比森 申请人:国际商业机器公司