专利名称：多处理器系统及其效能调整方法
技术领域：
本发明涉及一种多处理器系统的技术，且特别涉及一种多处理器系统及 其效能调整方法。
背景技术：
请参照图1,其所示为已知多处理器系统的示意图。多处理器系统ioo
一般组设在计算机装置的主机板上，且这种多处理器系统IOO通常包括两颗 以上的中央处理单元(CPU),例如第一处理单元IIO及第二处理单元120, 以及分别供应电源至这些处理单元110, 120的第一电压调节模块(Voltage Regulator Module, VRM ) VR1及第二电压调节模块VR2。
目前的电压调节模块均能够适应处理单元的核心电压准位需求来调整输 出电压。例如，第一电压调节模块VR1可依据第一处理单元110中相关的接 脚状态变化而形成动态电压识别码(Voltage Identification Code,简称 VID),来产生相对应的电压(Vcorel )给第一处理单元110。藉此，第一处 理单元110处于不同运作负载时，都可由第一电压调节模块VR1得到适当的 电源供应，以增加处理效能或避免无谓的功耗。相类似地，第二电压调节模 块VR2也以同样方式独立供电至第二处理单元120,遂不赘述。
此外，市场上也开发出具备了多级工作模式的处理器，可在正常模式 (CO-Active )、暂停模式(CI-Halt )、频率停止模式(C2-Stop Clock )、深 度睡眠模式(C3-Deep Sleep )、及超深睡眠模式(C4-Deeper Sleep)之间切 换，以适应系统负载情形来自动改变处理器的核心频率及工作电压。甚者， 许多桌上型与笔记本计算机更应用EIST ( Enhanced Intel Speed-Step Technology)技术(增强型超深睡眠技术)，来改善系统高热及高耗电问题。 其它如CPU Throttling或其它计算机大厂针对CPU的相关效能调整技术便不赘述。
然而众所周知，即使在目前双CPU或多核心处理器的硬件水平卞，能对 应支持的软件程序仍属少见。例如游戏开发者碍于程序设计难度，几乎仍全以单4丸4亍绪(Single Thread)的方式来4巽写游戏程序，造成多处理器系统 100只会使用一颗处理单元(如第一处理单元IIO)来执行计算机游戏软件， 而未被使用的第二处理单元120则处于闲置。或者，即使上述这些处理单元 110, 120都分配到处理量相当的运算数据，却往往由于程序在写作或编译时 并未针对多处理器架构做最佳化处理，以至于数据间仍具有关连性而非完全 独立。此时，第二处理单元120可能需等待接收第一处理单元110的输出结 果才能开始执行所负责的运算，即上述这些处理单元IIO, 120无法同时完全 发挥运算能力。尽管上述这些处理单元110， 120理论上具备倍数于单处理器的运算能力，但遭遇上述运算瓶颈时，系统整体效能的提升仍有所局限，无 法表现出预期中相较单处理器的多处理器运算优势。发明内容有鉴于此，本发明的目的就是提供一种多处理器系统及其效能调整方法， 以避免多处理器系统发生负载集中时的运算瓶颈，且能提升系统的总体效能 (Throughput Improvement )。根据本发明的目的，提出一种多处理器系统的效能调整方法，这个多处 理器系统包括第一处理单元及第二处理单元。上述效能调整方法包括下述步 骤(a)检测上述这些处理单元的负载，以获得多个相对应的检测结果；(b) 根据上述这些检测结果，判断负载是否集中在这些处理单元的其中一个处理 单元；以及(c)若负载集中在上述第一处理单元，则提高第一处理单元的供电， 或一并提高其运算能力。在本发明的一实施例中，在步骤(c)中，更包括提高第一处理单元的工作 频率或内部倍频。在本发明的一实施例中，多处理器系统更包括控制单元及频率产生器，分别与上述这些处理单元电性连接，控制单元通过控制频率产生器来提高第 一处理单元的工作频率。在本发明的一实施例中，控制单元通过内部集成电路总线U2C Bus)来 控制频率产生器，藉此控制单元便可通过内部集成电路总线来提高第一处理 单元的工作频率。在本发明的一实施例中，在步骤(c)中，更包括降低第二处理单元的供电、工作步贞率、内部4咅频、或电源一大态。在本发明的一实施例中，在步骤(a)中，是利用硬件监测手段或软件监测手段来检测上述这些处理单元的负载。根据本发明的目的，提出一种多处理器系统，这个多处理器系统包括多 个处理单元、频率产生器、电源供应装置、多个开关单元、及控制单元。上 述频率产生器分别电性连接上述这些处理单元，并可分别提供工作频率至上 述这些处理单元。上述电源供应装置可分别提供上述这些处理单元所需的电 源。上述这些开关单元分别电性连接于电源供应装置及上述这些处理单元之 间。上述控制单元分别电性连接上述这些处理单元、频率产生器、及上述这 些开关单元，以使得控制单元可藉由控制上述这些开关单元来调整上述电源 供应装置提供至上述这些处理单元的电源，且控制单元可藉由控制频率产生 器来调整提供至上述这些处理单元的工作频率。在本发明的一实施例中，控制单元利用硬件监测手段或软件监测手段来 检测上述这些处理单元的负载，以获得多个相对应的检测结果。在本发明的一实施例中，硬件监测手段是利用检测单元来实施，且检测 单元分别电性连接上述这些处理单元以及控制单元。在本发明的一实施例中，控制单元依据上述这些检测结果来判断负载是 否集中在上述这些处理单元的其中一个处理单元。若负载集中在上述第一处 理单元，则控制单元控制上述这些开关单元的操作，来提高第一处理单元的 供电。控制单元亦可通过内部集成电路总线控制上述频率产生器，以提高第 一处理单元的工作频率。或者，控制单元亦可提高第一处理单元的内部倍频。在本发明的一实施例中，上述这些开关单元为晶体管开关。在本发明的一实施例中，软件监测手段是利用应用程序或操作系统来读 取上述这些处理单元的使用率。综上，本发明的有益效果是能够弹性分配多处理器系统中各处理单元所 获得的供电量，确保高负载的处理单元能以全速运作来执行运算而缩短运算瓶颈的时间为让本发明的上述目的、特征、和优点能更明显易懂，下文特举较佳实 施例，并配合附图，作详细说明如下。
图1为现有多处理器系统的示意图。图2为本发明较佳实施例的多处理器系统的示意图。图3为本发明较佳实施例的多处理器系统的效能调整方法流程图。
具体实施方式
如上所述，在图l中，当负载集中在第一处理单元11Q时，第二处理单 元120可能始终闲置或暂时以省电模式等待第一处理单元110的运算结果； 而轮到负载集中于第二处理单元120时，第一处理单元110同样没有对缩短 处理时间做出贡献。也就是说，在现阶段缺乏支持多CPU的程序设计下，多 处理器系统100的整体效能大幅受限于这些处理单元110, 120各别的效能表 现，而未能发挥同时多任务处理以提升效能。因此，在未改变软件设计的条 件下，提升各别处理单元的效能可为一种改善途径。以第一处理单元110为例，传统上可更换使用较高的CPU等级(功耗也较高)来直接提升运算能力，但实际上通常也需要消耗比原本处理器额定功 率更高的供电量，高等级的第一处理单元110才能完全以全速运作。然而， 若对应的第一电压调节模块VR1供电量不足，便会面临即使搭配多种如前述 的效能调节技术也无法使第一处理单元110全速运作的窘境。本发明实施例 所提供的多处理器系统可弹性分配其各处理单元所获得的供电量，以确保高 负载的处理单元能以全速运作来^l行运算而缩短运算^f瓦颈的时间。同时也无 须在电压模块设计时，为了未来可能的CPU升级空间而预留额外电源供应能 力。请参照图2，其所示为本发明较佳实施例的多处理器系统的示意图。多 处理器系统200包括第一处理单元210、第二处理单元220、电源供应装置 230、多个开关单元241、 242、 243、 244、控制单元250、频率产生器频率 产生器260、及检测单元270。在本实施例中，上述这些处理单元210、 220 皆为中央处理单元(CPU)。在其它实施例中，检测单元270可以被省略，而 改用软件检测手段来实施，有关详细说明，容后再述。上述频率产生器260分别电性连接上述这些处理单元210、 220,且频率产生器26Q可分别提供工作频率(又称外频)至上述这些处理单元210、220。电源供应装置230用以提供上述这些处理单元210、 220所需的电源。在本实施例中，电源供应装置230包括第一电压调节才莫块231、及第二电压调节模块232，其中第一电压调节模块231及第二电压调节模块232可以分 别提供上述这些处理单元210、 22Q所需的电源。值得一提的是，在初始设定 下，电源供应装置230如图1所示的方式，第一电压调节模块231提供电源 给第一处理单元210，且第二电压调节模块232供电给第二处理单元220。上述开关单元241 244分别电性连接于电源供应装置230及上述这些处 理单元210、 220间。如图2所示，开关单元241电性连接于第一电压调节模 块231及第一处理单元210之间，以控制第一电压调节模块231及第一处理 单元210之间的供电路径。开关单元243电性连接于第二电压调节模块232 及第一处理单元210之间，以控制第二电压调节模块232及第一处理单元210 之间的另一供电路径。开关单元242、 244则利用类似开关单元241、 243的 电性连接方式来分别控制电源供应装置230与第二处理单元220之间的二供 电路径。藉此，电源供应装置230产生的电源可经由开关单元241 244所控 制的供电路径来输出至上述这些处理单元210、 220。控制单元250分别电性连接处理单元210、 220、频率产生器260、及开 关单元241 ~ 244，以使得控制单元250可藉由控制开关单元241 - 244来调 整电源供应装置230提供至处理单元210、 220的电源，且控制单元250可 藉由控制频率产生器260来调整提供至处理单元210、 220的工作频率。也就是说，本实施所提供的控制单元250可以根据各处理单元210、 220 的负载来控制开关单元241 - 244,以弹性调整各处理单元210、 220所需的 供电量或工作频率，其中控制单元250是利用硬件监测手段或软件监测手段 来检测处理单元210、 220的负载，以获得多个相对应的检测结果。有关如何 检测处理单元210、 220的负载的说明，容后详述。另外，在本实施例中，值得一提的是，控制单元250可通过如内部集成 电路(Inter-integrated Circuit, I2C )总线来控制频率产生器260产生上 述这些处理单元210、 220的外频频率讯号。在其它实施例中，控制单元250 亦可通过其它接口来控制频率产生器260所产生的外频频率讯号。在本实施例中，开关单元241 ~ 244以金属氧化物半导体场效接面晶体管 (MOSFET) Ql-Q4来实作。在其它实施例中，开关单元241 ~ 244亦可使用双 载子接面晶体管(BJT)晶体管来实现，或者其它能够利用电压或电k控制的 电子开关。由于，以晶体管作为开关电路为一已知的技术，在本说明书中不再赘述。在本实施例中，控制单元250为组设于主机板的南桥芯片(SouthBridge Chip),其可控制第一处理单元210、第二处理单元220、开关单元241 - 244、 及频率产生器260的#喿作。在其它实施例中，控制单元250亦可为超级输入 输出芯片(Super 10 Chip)或者其它等效的芯片组。相较于已知技术，虽然在初始设定下，上述这些电压调节模块231、 232 同样分别独立供电至上述这些处理单元210、 220,但藉由开关单元241 - 244 的设计，电压调节模块231可供电至第二处理单元220,电压调节模块232 也可供电至第一处理单元210。亦即，控制单元250可通过控制开关单元241 ~ 244的动作来控制电压调节模块231, 232供电至处理单元210、 220的路径。例如控制单元25G可以控制开关单元243导通(Turn-ON),控制开关 单元244关闭(Turn-Off )，使得第二电压调节模块2"仅供电至第一处理单 元210。相类似地，控制单元250可以控制开关单元243关闭，控制开关单 元244导通，使得第二电压调节模块232仅供电至第二处理单元220。相类 似地，控制单元250可以控制开关单元243导通，控制开关单元244导通， 使得第二电压调节模块232同时供电至第一处理单元210与第二处理单元 220。相类似地，控制单元250亦可控制开关单元241、 242的操作，以控制 第一电压调节;f莫块231供电至第一处理单元210及/或第二处理单元220的供 电路径。如此一来，例如发生负载集中于第一处理单元21Q的情形时，控制单元 250便可因应此情形来适当控制开关单元241 ~ 244,以将与低负载的第二处 理单元220相对应的电压调节模块232的输出电源部分转供至高负载的第一 处理单元210。亦即，上述这些电压调节模块231、 232可同时供电给第一处 理单元210,以使得第一处理单元210能够获得足够电源，以全速运作。由于处理单元负载越大时，其负载电流也会随之升高，因此，本发明较 佳实施例利用一硬件监测手段来检测上述这些处理单元210、 220的负载大 小，以作为控制单元250调整多处理器系统的效能的依据。在本实施例中， 硬件监测手段可以利用检测单元270来实施。端、及控制单元250,以检测上述这些处理单元210、 220的负载电流或电压， 使得控制单元250能够判断上述处理单元210、 220之负载。进一步说，检测单元27 0可以使用多个电压调节模块231、 2 32中的脉宽调变控制器(P丽 Controller)的工作模式或以功率放大器(Operat ional Ampl if ier )搭配多 个精密电阻实现的比较电路来实施。例如多处理器系统200可利用脉宽调 变控制器的工作周期讯号或阻抗组件的比较电路设计来检测负栽电流，并将 检测结果输出给控制单元250，以实现利用硬件监测手段来达成监测CPU使 用率。.另外，值得一提的是，目前安装在计算机上的操作系统通常会内建有工 作管理员(Task Manager)提供CPU的负载(或称CPU使用率(CPU Utilization))等信息。此外，使用者也可使用自订的应用程序(Appl ication， AP)来得知CPU负载。因此，在本发明的其它实施例中，多处理器系统200 可利用一软件监测手段来监测CPU负载，例如利用上述操作系统或AP来实 时得知CPU使用信息，以判断上述这些处理单元210、 20的负载，进而提供 适当的电源给上述这些处理单元210、 220。举例来说，当第一处理单元21Q的使用率高于第二处理单元220的使用 率达一默认值时，控制单元25 0便可藉由上述CPU使用信息来判断出负载集 中于第一处理单元210的情形，这种情形可能是第一处理单元210执行单一 执行绪(Thread )特性的应用程序，或是第二处理器220等待第一处理器210 运算结果所导致。此时，控制单元250便可控制开关单元的操作，以使上述 这些电压调节模块231 、 232从原本的初始设定改变为共同输出大部份的电源 至第一处理单元210。综上所述，本发明实施例可以利用硬件监测手段或软件监测手段来检测 上述这些处理单元210、 220的负载。藉此，控制单元250可依据上述这些 处理单元210、 220的负载的检测结果来调整电源供应装置230的供电量。在 一实施例中，控制单元250可依据上述这些处理单元210、 220的负栽差异程 度来调整电源供应装置230供电给上述这些处理单元210、 220的供电量。例 如控制单元250依据上述这些处理单元210、 220的负载差异程度来调整第 二电压调节模块232输出给第一处理单元210及第二处理单元220的供电比 例(例如控制单元25Q控制开关单元243、 244使用可被控制单元25G调整 的晶体管组件Q3及Q4的导通电流大小的开关设计)，以使低负载的第—二处理 单元220保持最低限度的运作，同时尽量转移供电给第一处理单元210。为了能够更加理解本发明较佳实施例的效能调整的操作，敬请一并参照图2及图3，其中图3为本发明较佳实施例的多处理器系统的效能调整方法流程图。在步骤S305中，检测单元270检测各个处理单元210、 220的负载， 以产生至少一个检测结果，检测单元270并将检测结果传送至控制单元250, 其中，检测单元270可以利用硬件监测手段或软件监测手段来检测处理单元 210、 220的负载。在步骤S310中，控制单元250根据检测结果来判断目前的系统负载是否 集中在单一处理单元。亦即，控制单元250根据检测结果来判断第一处理单 元210的负载与第二处理单元220的负载的差值是否大于一默认值。举例来' 说，若第一处理单元210的负载大于第二处理单元22Q的负载，且其负载差 值大于默认值，则控制单元250判断出负载集中在第一处理单元210。在步 骤S310中，若控制单元250判断系统负载没有集中在单一处理单元，亦即系 统在正常情况下，则控制单元25Q维持正常操作(上述这些处理单元210、 220亦可维持如初始设定)且检测单元270继续检测处理单元210、 220的负 载。若控制单元250判断系统负载集中在单一处理单元，则执行步骤S313。在步骤S313中，控制单元250可选择组合以下步骤来降低低使用率的处 理单元的功率消耗。这些步骤包括改变其它低使用率处理单元的电源状态 (Power State);使低使用率的处理单元进入低耗电的EIST模式；以及选择 降低上述低使用率处理单元的工作频率或是内部倍频。举例来说，处理单元210、 220的电源状态可包括正常^t式(CO-Active )、 暂停模式(Cl-Hal t )、频率停止模式(C2_Stop Clock )、深度睡眠模式(C3-Deep Sleep )、及超深睡眠模式(C4-De印er Sleep )。在本实施例中，处理单元210、 220的倍频系数范围约可在1. 5到20倍。在步骤S313中，低使用率处理单 元例如为第二处理单元220。控制单元250便可将第二处理单元220的电源 状态由C0状态改成C1状态，当然在其它实施例中，控制单元250亦可将第 二处理单元220的电源状态由较耗电的状态改到其它较省电的状态，例如 C0状态改成C4状态。相类似地，控制单元250亦可将第二处理单元220的 内部倍频由高倍数调整为低倍数，例如由12倍调整到8倍。另外，控制单元250可藉由12C总线来降低低使用率处理单元的工作频 率(又称外频)。亦即，控制单元250通过I2C总线来控制频率产生器260, 使得频率产生器260输出至低使用率处理单元(例如为第二处理单元220 ) 的工作频率降低。 一般来说，处理单元210、 220的外频可为50、 60、 66.6、75、 83.3、 95、 100、 112、 124、 133..... 333 MHz等速度。因此，在上述例子中，频率产生器260原本输出至第二处理单元210的工作频率为124匪z， 此时控制单元250可控制频率产生器260提供100 MHz的工作频率至第二处 理单元220。继而，在步骤S315中，控制单元250藉由控制开关单元241 244来分 配其它低负载(低使用率)处理单元的多余供电至集中负载(高使用率)的 处理单元。原则上，发生负载集中的处理单元将优先获得最大供电量，而控制单元 250并会视负载集中情形来控制其它负载较低的处理单元所对应的电压调节 模块、及开关单元241 - 244,以降低输出至对应处理单元的电源，藉此，发 生负载集中的处理单元便可获得较多的电源。如此一来，即可确保高负载的 处理单元能以全速运作来执行运算，而缩短负载集中的时间。例如若控制 单元250判断出负载集中在第一处理单元210，则控制单元250可通过控制 开关单元241 ~ 244的操作来将第二电压调节模块232所提供的大部份电源供 给第一处理单元210。值得注意的是，在本实施例中，步骤S313算是配合步骤S315的子流程。 在执行步骤S315之前，步骤S313是可以被选择执行的。在其它实施例中， 步骤S325、及步骤S330亦可被选择其中一个或成为任意组合来被执行的， 而第3图只是显示其中一种执行方式的组合。在其它实施例中，步骤SM5被 执行后，亦可仅执行步骤S330，再继续执行步骤S335。接下来，将继续说明步骤S325、步骤S335、及其它后续步骤。此外，调 整工作频率的方式与原理如下所述。在步骤S325中，控制单元250藉由12(:总线来提高高使用率处理单元的 工作频率(又称外频)。亦即，控制单元250通过12(:总线来控制频率产生器 260,使得频率产生器260输出至高使用率处理单元(例如为第一处理单元 210)的工作频率提高。例如频率产生器260原本输出至第一处理单元210 的工作频率为124 MHz,此时控制单元250控制频率产生器260提供133MHz 的工作频率至第一处理单元210。在步骤S330中，控制单元250提高高使用率处理单元的内部倍频，以改 善系统效能。例如在这个例子中，高使用率处理单元例如为第一处理单元 210。控制单元250便可将第一处理单元210的内部倍频由低倍数调整为高倍数，例如由12 4咅调整到14倍。在步骤S335中，检测单元270继续检测各个处理单元210、 220的负载， 并将检测结果输出至控制单元250，使得控制单元250可以判断运算瓶颈是 否已解决(步骤S340 )。若运算瓶颈未解决，则继续执行步骤S335。若运算 瓶颈已解决，则执行步骤S345,藉由控制单元250的控制来恢复初始设定， 继而继续执行步骤S305。在其它实施例中，若运算瓶颈未解决，控制单元250亦可判断处理单元 之间的负载差值是否大于默认值，若处理单元之间的负载差值是小于默认值 (表示负载仍有集中情形，但较调整前有所改善)，则可维持对于上述这些处 理单元210、 220的第一次调整后供电比例，并继续执行步骤S335。若处理 单元之间的负载差值是仍大于默认值，则继续执行步骤S315来再次调整供电 比例。例如由检测单元270的检测结果得知，集中供电给第一处理单元210 后其负载没有减少甚至更高，控制单元250便更降低第二电压调节模块232 供给第二处理单元220的电源，同时也更提高第二电压调节模块232对第一 处理单元210的供电。本发明上述实施例所揭露的多处理器系统及其效能调整方法，能够弹性 分配多处理器系统中各处理单元所获得的供电量，确保高负载的处理单元能 以全速运作来执行运算而缩短运算瓶颈的时间。综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本 发明。任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围 内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所 界定者为准。
权利要求
1. 一种多处理器系统的效能调整方法，上述多处理器系统的多个处理单元至少包括一第一处理单元及一第二处理单元，上述效能调整方法的特征是包括下述步骤(a)检测上述这些处理单元的负载，以获得多个相对应的检测结果；(b)根据上述这些检测结果，判断负载是否集中在上述这些处理单元的其中一个处理单元；以及(c)若负载集中在上述第一处理单元，则提高上述第一处理单元的供电。
2. 根据权利要求1所述的效能调整方法，其特征是在上述步骤(c)中， 更包括提高上述第一处理单元的工作频率或内部倍频。
3. 根据权利要求2所述的效能调整方法，其特征是上述多处理器系统 更包括一控制单元及一频率产生器，上述控制单元分别与上述这些处理单元 及上述频率产生器电性连接，且上述频率产生器并分别与上述这些处理单元 电性连接，上述控制单元通过控制上述频率产生器来"R高上述第一处理单元 的工作频率。
4. 根据权利要求3所述的效能调整方法，其特征是上述控制单元通过 一内部集成电路总线来控制上述频率产生器。
5. 根据权利要求2所述的效能调整方法，其特征是在上述步骤(c)中， 通过一内部集成电路总线来提高上述第一处理单元的工作频率。
6. 根据权利要求1所述的效能调整方法，其特征是在上述步骤(c)中， 更包括降低上述第二处理单元的供电、工作频率、内部倍频、或电源状态。
7. 根据权利要求1所述的效能调整方法，其特征是在上述步骤(a)中， 是利用 一硬件监测手段或一软件监测手段来检测上述这些处理单元的负载。
8. —种多处理器系统，包括 多个处理单元；一频率产生器，分别电性连接上述这些处理单元，并分别提供工作频率至上述这些处理单元；一电源供应装置，提供上述这些处理单元所需的电源；多个开关单元，分别电性连接于上述电源供应装置及上述这些处理单元之间；以及一控制单元，分别电性连4妻上述这些处理单元、上述频率产生器、及上 述这些开关单元，以使得上述控制单元可藉由控制上述这些开关单元来调整 上述电源供应装置提供至上述这些处理单元的电源，且上述控制单元可藉由 控制上述频率产生器来调整提供至上述这些处理单元的工作频率。
9. 根据权利要求8所述的多处理器系统，其特征是上述控制单元利用 一硬件监测手段或一软件监测手段来检测上述这些处理单元的负载，以获得 多个相对应的检测结果。
10. 根据权利要求9所述的多处理器系统，其特征是上述硬件监测手及上述控制单元。
11. 根据权利要求9所述的多处理器系统，其特征是上述控制单元依 据上述这些检测结果来判断负载是否集中在上述这些处理单元的其中一个处 理单元。
12. 根据权利要求11所述的多处理器系统，其特征是上述这些处理单 元包括一第一处理单元以及一第二处理单元，若负载集中在上述第一处理单 元，则上述控制单元控制上述这些开关单元的操作，来提高上述第一处理单 元的供电。
13. 根据权利要求11所述的多处理器系统，其特征是上述这些处理单 元包括一第一处理单元以及一第二处理单元，若负载集中在上述第一处理单 元，则上述控制单元控制上述频率产生器，以提高上述第一处理单元的工作频率。
14. 根据权利要求13所述的多处理器系统，其特征是上述控制单元通 过一 内部集成电路总线来控制上述频率产生器。
15. 根据权利要求11所述的多处理器系统，其特征是上述这些处理单 元包括一第一处理单元以及一第二处理单元，若负载集中在上述第一处理单 元，则上述控制单元提高上述第一处理单元的内部倍频。
16. 根据权利要求8所述的多处理器系统，其特征是上述这些开关单 元为晶体管开关。
17. 根据权利要求8所述的多处理器系统，其特征是上述软件监测手 段是利用 一应用程序或一操作系统来读取上述这些处理单元的使用率。
全文摘要
一种多处理器系统及其效能调整方法，多处理器系统的多个处理单元至少包括第一处理单元及第二处理单元，效能调整方法包括下述步骤首先，检测这些处理单元的负载，以获得多个相对应的检测结果。然后，根据这些检测结果，判断负载是否集中在这些处理单元的其中一个处理单元。最后，若负载集中在第一处理单元，则提高第一处理单元的供电或提升第一处理单元的效能。
文档编号G06F1/32GK101231551SQ20071000812
公开日2008年7月30日 申请日期2007年1月26日 优先权日2007年1月26日
发明者朱少康, 邱义文 申请人:华硕电脑股份有限公司