专利名称：一种算法实体验证系统及方法
技术领域：
本发明涉及一种数字信号处理系统及方法，特别涉及一种对算法实体进行验i正的系统和方法。
技术背景随着数字信号处理技术的发展，算法的实现也越来越容易，进而推进了各个 应用领域都采用各种各样的算法来实现应用目标。应用范围的扩大也导致了算 法的复杂性和必要性，目前使用较多的是通过专业测试仪器进行实时监测，但 由于专业测试仪器都比较昂贵，所以验证的成本也很高，对于一些应用领域中 的算法实体验证并不是很实用，比如一些专用数字滤波器的应用。由于算法物理实体大多是釆用集成电路来实现的，所以它的运行频率可以达 到几百兆甚至更高，而作为低成本的验证显示终端的PC主机，它的处理速度明 显跟不上这么高的运行频率，特别是采用了非实时操作系统的时候。因此，需要提供一种低成本的算法实体验证系统和方法，来对算法实现过程 进行协调控制和数据处理。发明内容本发明所要解决的技术问题是提供一种算法实体验证系统和方法，以协调 PC主机与算法物理实体的运行速度，并将PC主机作为主控制器和验证显示终端，不需另购专业仪器，对算法实体进行验证实现简单灵活。为了解决上述技术问题，本发明是这样实现的 一种算法实体验证系统，包 括主控制器，用于实现测试数据分析、处理和显示；和用于实现算法的算法物 理实体，其中，所述验证系统还包括一个次级控制器，用于连接主控制器和算 法物理实体。所述的主控制器采用PC主机以及PC主机中的应用软件实现；
所述的次级控制器包括输入时钟、计数器、第一存储器和第二存储器；所 述的第一存储器用于预存测试数据，供算法物理实体读取；所述的第二存储器 用于保存算法物理实体的输出数据。所述的主控制器和次级控制器采用USB的连接方式进行连接。所述的算法物理实体可采用现场可编程门阵列器件。所述的次级控制器与算法物理实体通过以下任一方式连接I2C、 SPI或者 MPU外部存储器访问的方式。本发明的另一个解决方案是提供一种算法实体验证系统的实现方法，所述 实现方法包括如下步骤步骤l、次级控制器产生一个全局复位脉冲传给算法物理实体，使算法物理实体处于初始化状态； 步骤2、次级控制器向算法物理实体读取测试数据，并通过I2(3、 SPI或者MPU外部存储器访问的连接方式，将测试数据保存在第一存储器内，由算法物理实体从第一存储器内直接读取测试数据； 步骤3、次级控制器使能算法物理实体的输入时钟，算法物理实体开始运行； 步骤4、算法物理实体输出数据，并保存到第二存储器中； 步骤5、主控制器进入等待状态，如果外部输入"开始^S正，，指令，则进入步骤6;若没有得到"开始验证"指令，则一直处于等待状态； 步骤6、主控制器通过USB向次级控制器发出一个读取指定长度数据的指令；步骤7、次级控制器通过USB将步骤4中得到的数据传递给主控制器； 步骤8、次级控制器使能算法物理实体的输入时钟，算法物理实体向第二存储器中写入数据，循环执行步骤8直到主控制器接收完指定长度的数据；步骤9、主控制器接收完指定长度数据后，对数据进行进一步的处理和分析，并对验证结果进行显示； 步骤10、判断主控制器是否收到外部"停止验证"指令，若是，则进入步骤ll，若否，则返回步骤6; 步骤ll、主控制器向次级控制器发出一个"停止验证"指令；
步骤12、次级控制器接收到"停止-险证"指令后，向算法物理实体产生一 个全局复位信号，使算法物理实体处于初始化状态。在所述步骤1~4中，次级控制器对主控制器发出的指令不做响应； 步骤6所述指定长度等于次级控制器输出的时钟周期数； 步骤8中，当计数器计数到指定值时，次级控制器保持原有状态。 本发明由于采用了上述的技术方案，使之与现有技术相比，具有以'下的优 点和积纟及效果1、 在主控制器与算法物理实体中间，^没置一个次级控制器，协调主^L与算 法物理实体的运行速度，并且将PC主机作为主控制器和验证显示终端，不需另 购专业仪器，成本较低，实现灵活；2、 可以有效协调主控制器和算法物理实体的运行速度，由于算法物理实体 每次运行指定的周期数后，就处于暂停的状态，在这段时间内，PC主机就有足 够的时间可以对先前接收到的数据进行处理；PC主机在处理完数据后，可以通 过次级控制器让算法物理实体再运行指定的时钟周期，如此反复，算法物理实 体等效于一直处于运行的状态，直到完成一次完整的验证操作。
本发明的 一种算法实体的验证系统的具体结构以及实现方法的流程由以下 的实施例及附图给出。图1为本发明实施例的聪、i正系统结构示意图； 图2为本发明实施例的验^t方法流程示意图。
具体实施方式
以下将对本发明的算法实体〗IS正系统及实现方法作进一步的详细描蓮。 本发明的算法实体验证系统的结构如图1所示，该验证系统包括主控制器1， 次级控制器2和算法物理实体3。主控制器1为PC主机，所有的测试数据处理 和分析都由PC主机上的应用软件来实现，此举降低了数据分析的成本。次级控 制器2和算法物理实体3可以共用一个芯片实现，也可采用相互独立的两个芯 片来实现。于本实施例中，为了简化系统结构，次级控制器2采用Philips公司 的LPC2148芯片实现ARM控制器21,以及采用Xilinx公司的XC2V6000芯片 内的计数器22， XC2V6000芯片内的第一存储器，XC2V6000芯片内的第二存 储器共同组成；LPC2148芯片的P0.8作为XC2V6000芯片的全局复位控制信号 线，P0.9作为XC2V6000芯片内部的计数器22复位信号。当XC2V6000芯片 内的计数器22的计数值为66时，其处于保持状态，直到LPC2148芯片的P0.9 产生一个复位脉冲时，计数器22复位为0后，又从O开始计数，直到66时， 又处于保持状态，当计数器22的计数值为1到64时，产生一个高脉冲，使能 XC2V6000芯片的输入时钟(未图示)；XC2V6000芯片内的第一存储器存有测 试数据。算法物理实体3为实现算法的物理器件，采用Xilinx公司的XC2V6000 芯片，与次级控制器2共用一个芯片；PC主机1和LPC2148芯片采用USB的 连接方式，LPC2148芯片与XC2V6000芯片采用I2C的连接方式。PC主机1作为整个验证系统的主控制器，控制了 LPC2148芯片的运行，而 LPC2148芯片则控制了 XC2V6000芯片的运行。结合参照图1和图2,本发明算法实体的验证步骤如下51、 次级控制器2产生一个全局复位脉沖传给算法物理实体3，使算法物理 实体3处于初始化状态；52、 次级控制器2向算法物理实体3读取测试数据，并通过I"C接口将数据 预先写入XC2V6000芯片内的第一存储器内，由算法物理实体3从第 一存储器内直接读取测试数据；53、 次级控制器2即LPC2148芯片的P0.9产生一个高脉冲，复位计数器22 后，计数器22开始计数，直到66时保持原有状态；当计数器22的计 数值为1 64时，产生一个高脉冲，使能算法物理实体3即XC2V6000 芯片的输入时钟，从而输入了 64个时钟周期；算法物理实体3开始运行；54、 算法物理实体3输出数据，并保存到第二存储器中；55、 完成S1 S4后，主控制器l进入等待状态，如果外部输入"开始验证"指令，则进入S6;若没有得到"开始验证"指令，则一直处于等待状 太.56、 主控制器1通过USB向次级控制器2发出一个读取数据的指令，数据 长度为64;57、 次级控制器2通过USB线将步骤S4中得到的数据传递给主控制器1;58、 重复执行步骤S8a:由次级控制器2使能算法物理实体3输入时钟，以 及步骤S8b:由算法物理实体3向第二存储器写入数据，直到计数器计 数到64,即主控制器1接收了 64个数据；59、 主控制器l在接收完64个数据后，对数据进行进一步的处理和分析， 并对验证结果进行显示；510、 在步骤S6 S9中，如果主控制器l收到外部"停止验证"指令，则进 入步骤Sll,否则，执行完步骤S9后返回步骤S6;511、 主控制器1向次级控制器2发出一个"停止验证"指令；512、 次级控制器2接收到"停止验证"指令后，LPC2148的P0.8向'算法物 理实体3产生一个全局复位信号，使算法物理实体3处于初始化状态。需要说明的是，在上述步骤S1 S4中，次级控制器2对主控制器1发出 的指令不^故响应。
权利要求
1、一种算法实体验证系统，包括主控制器，用于实现测试数据分析、处理和显示；和用于实现算法的算法物理实体，其特征在于所述验证系统还包括一个次级控制器，用于连接主控制器和算法物理实体。
2、 如权利要求1所述的算法实体验证系统，其特征在于所述主控制器采 用PC主机以及PC主机中的应用软件实现。
3、 如权利要求1所述的算法实体验证系统，其特征在于所述的次级控制 器包括输入时钟、计数器、第一存储器和第二存储器。
4、 如权利要求3所述的算法实体验证系统，其特征在于所述的第一存储 器用于预存测试数据，供算法物理实体读取。
5、 如权利要求3所述的算法实体验证系统，其特征在于所述的第二存储 器用于保存算法物理实体的输出数据。
6、 如权利要求1所述的算法实体验证系统，其特征在于所述的主控制器 和次级控制器采用USB的连接方式进行连接。
7、 如权利要求1所述的算法实体验证系统，其特征在于所述的算法物理 实体可采用现场可编程门阵列器件。
8、 如权利要求1所述的算法实体验证系统，其特征在于所述的次级控制 器与算法物理实体通过以下任一方式连接I2C、 SPI或者MPU外部存储器访问 的方式。
9、 如权利要求3所述的算法实体验证系统的实现方法，其特征在于所述 实现方法包括如下步骤步骤l、次级控制器产生一个全局复位脉冲传给算法物理实体，使算法物理 实体处于初始化状态；步骤2、次级控制器向算法物理实体读取测试数据，并通过I2C、 SPI或者 MPU外部存储器访问的连接方式，将测试数据保存在第一存储器 内，由算法物理实体从第一存储器内直接读取测试数据；步骤3、次级控制器使能算法物理实体的输入时钟，算法物理实体开始运行；步骤4、算法物理实体输出数据，并保存到第二存储器中； 步骤5、主控制器进入等待状态，如果外部输入"开始验证"指令，则进入 步骤6;若没有得到"开始验证"指令，则一直处于等待状态；步骤6、主控制器通过USB向次级控制器发出一个读取指定长度数据的指 令；步骤7、次级控制器通过USB将步骤4中得到的数据传递给主控制器； 步骤8、次级控制器使能算法物理实体的输入时钟，算法物理实体向第二存储器中写入数据，循环执行步骤8直到主控制器接收完指定长度的数据；步骤9、主控制器接收完指定长度数据后，对数据进行进一步的处理和分析，并对验证结果进行显示； 步骤10、判断主控制器是否收到外部"停止验证"指令，若是，则进入步骤11，若否，则返回步骤6; 步骤ll、主控制器向次级控制器发出一个"停止验证"指令； 步骤12、次级控制器接收到"停止验证，，指令后，向算法物理实体产生一个全局复位信号，使算法物理实体处于初始化状态。
10、 权利要求9所述的算法实体验证系统的实现方法，其特征在于在所 述步骤1~4中，次级控制器对主控制器发出的指令不做响应。
11、 如权利要求9所述的算法实体验证系统的实现方法，其特征在于步 骤6所述指定长度等于次级控制器输出的时钟周期数。
12、 如权利要求9所述的算法实体验证系统的实现方法，其特征在于当 计数器的计数值达到指定值时，次级控制器保持原有状态。
全文摘要
本发明提出了一种算法实体验证系统及方法。该方法以PC主机作为验证数据的主控制器，通过一个次级控制器作为桥梁，将算法物理实体和主控制器进行连接；并通过控制算法物理实体的输入时钟来控制算法物理实体的运行进度，进而解决了PC主机处理数据慢，而算法物理实体运行速度快的矛盾，同时该算法物理实体验证方法具有低成本的特点。
文档编号G06F13/00GK101118533SQ20071004571
公开日2008年2月6日 申请日期2007年9月7日 优先权日2007年9月7日
发明者刘才勇 申请人:上海广电(集团)有限公司中央研究院