专利名称：仿真设备和仿真方法以及半导体器件制造方法
技术领域：
本发明涉及用于设计半导体器件的特性和电路的仿真设备和仿真方法以及利用该仿真方法的半导体器件制造方法。更具体而言，本发明涉及用于形成在含有缺陷态的衬底中的晶体管的仿真技术以及利用该仿真技术的半导体器件制造技术。晶体管的例子有薄膜晶体管(TFT)，其中在绝缘衬底上的多晶硅薄膜中形成彼此分开的源极区和漏极区，并且在源极区和漏极区之间的沟道区上的栅极绝缘膜上形成栅电极；以及这样的晶体管，其中在形成于绝缘衬底上的多晶硅岛区(绝缘体上硅[SOI])中形成彼此分开的源极区和漏极区，并且在源极区和漏极区之间的沟道区上的栅极绝缘膜上形成栅电极。
背景技术：
在半导体器件电路设计中，通常利用电路分析仿真器预测电路特性。由University of California，Berkeley(UCB)开发的SimulationProgram with Integrated Circuit Emphasis(SPICE)最常用作在电路仿真中使用的软件工具。在该仿真器中使用的器件模型通常被称为紧凑模型，对该模型进行简化以便在相对短的时间内获得计算结果。
在这种环境中，对于金属氧化物半导体(MOS)晶体管而言，其通过利用栅极电压改变半导体层表面电势来控制该半导体层的表面电荷密度，从而改变源极区和漏极区之间的阻抗，一般的方法是在弱反型区(亚阈值-弱反型区)和强反型区中使用不同的电压-电流表达式，在所述弱反型区中栅极电压相对较低且漏极电流开始流动，在所述强反型区中栅极电压足够高且漏极电流大。
从该技术方法导出的代表性晶体管是被称为伯克利短沟道IGFET模型(BSIM)的系列(例如，BSIM 4.3.0 MOSFET Model，User′s Manual，Department of Electrical Engineering and ComputerScience，University of California，Berkeley，Calif.[2003])。对于作为扩散电流和漂移电流之和的漏极电流，这些模型在弱反型区(其中扩散电流分量占主要部分)中仅使用扩散电流，在强反型区(其中漂移电流占主要部分)中仅使用漂移电流。
即，如下式所示，在弱反型区中进行扩散电流近似 如下式所示，在强反型区中进行漂移电流近似 其中ID为漏极电流，Ion为扩散电流指数函数系数，VGS为栅源电压，Von为扩散电流偏移电压，ζ为扩散电流热电压系数，VT为热电压，μ为载流子迁移率，COX为栅极氧化物膜电容，W为沟道宽度，L为沟道长度，VTH0为阈值电压，VDS为漏源电压，γ为衬底偏置效应的系数，VBS为(体)衬底与源极之间的电压，而φF为费米能级。
如上所述在不同的工作区域中使用不同的表达式计算电流简化了表达式并有助于分析。这样就能够有利地缩短计算时间。
然而，如图20A所示，在根据工作区域改变电压-电流表达式的所谓分段模型(2级SPICE模型，在下文中被称为漂移模型)中，在弱反型区和强反型区之间的边界(晶体管的阈值电压VTH附近的阴影区)中电流的微分值不连续。结果，在该边界中可能会出现如图20B所示的大误差，因此通过使用如图20C所示的定性修正曲线来进行近似。
因此，分段模型不便于分析例如从弱反型区到强反型区工作的模拟电路。而且，因为近来沟道长度减小到大约100nm，所以降低了漂移模型的可靠性。
因此，已经在尝试在不根据工作区域区分表达式的情况下对漂移扩散模型表达式求解以作为电流的基本表达式。一种代表性的尝试是被称为Hiroshima University STARC IGFET模型(HiSIM)的模型。这种模型使用如下方法通过在晶体管(MOSFET)从弱反型到强反型的工作中利用单个表达式(扩散-漂移表达式)导出表面电势来计算表面电荷，由此获得电流。M.Miura-Mattausch等人的文章“Unifiedcomplete MOSFET model for analysis of digital and analog circuits”，IEEE Trans.CAD/ICAS，vol.15，pp.1-7，(1996)描述了通过这种方法获得的MOSFET的电压-电流特性可以极好地再现测量值。
近来发展起来一种技术，其在诸如玻璃衬底的绝缘衬底上形成非晶硅(非晶Si)并通过利用激光结晶技术形成接近单晶硅的多晶硅。已经广泛地开展了这样的尝试，即在这种多晶硅衬底或非晶硅衬底中集成功能电路。在多晶硅衬底或非晶硅衬底中结合电路消除了电路连接点处的断路等。这提高了可靠性并降低了制造成本。
然而，即使使用激光结晶技术目前仍难以获得理想的单晶硅。如图21A所示，多晶硅包含许多具有各种晶面取向的单晶硅晶粒，并且俘获载流子的俘获态(缺陷态或定域态)存在于晶粒边界中。同样，非晶硅具有许多定域态。此外，由硅晶体的悬挂键而产生的界面态存在于硅层和与硅层接触的氧化物膜之间的界面中。此外，形成在玻璃衬底上的多晶硅或非晶硅上的氧化物膜的形成温度低至大约500℃。这使得界面态的数量远远大于普通MOSFET的界面态数量。
当存在如上所述的定域态或界面态时，器件运行的物理机制变得复杂。目前用于使用多晶硅或非晶硅的绝缘栅极晶体管的电路分析模型不是这些物理机制的模型，而是仅仅引入用于简单地拟合器件的物理特性的拟合参数的模型。因此，这些模型具有低精确度且未必是令人满意的。
之所以如此是因为含有定域态的绝缘栅极晶体管的工作模型未必是基于物理模型，而是使用了用于仿真所测量的器件特性的简单的拟合参数。
由于工作模型不是基于物理模型，所以如果改变了沟道长度等，则制造具有相同沟道长度的原型器件并提取器件参数。遵循该过程延长了获得精确电路分析器件模型所需的时间。而且，对于使用物理机制比单晶硅更加复杂的多晶硅或非晶硅的绝缘栅极晶体管而言，器件模型的参数数量常常会增加，因此不存在方便的器件模型。
如上所述，对于形成在绝缘衬底上的多晶硅层中的TFT或形成在SOI衬底上的晶体管而言，不存在基于包括缺陷态的物理模型的电路模型，并且必须要有许多拟合参数。因此，需要很长时间来获得精确的电路分析器件模型。因此，对于形成在多晶硅或非晶硅中的晶体管而言，器件模型的参数数量增加，这使得器件模型不便于使用。
发明内容
因此，本发明的目的是提供一种能够基于包括缺陷态的物理模型在相对较短的时间内进行精确的电路分析的仿真设备和仿真方法。
本发明的另一个目的是提供一种能够利用相对较少数量的拟合参数对测得的晶体管特性进行仿真从而提高方便性的仿真设备和仿真方法。
本发明的另一个目的是提供一种半导体器件制造方法，其能够通过利用上述仿真方法进行电路设计仿真，获得形成在绝缘衬底上的多晶硅中的晶体管的最佳性能和包括该晶体管的电路的最佳性能。
根据本发明的一个方案，提供一种对晶体管的器件特性进行仿真的仿真设备，在所述晶体管中，源极区和漏极区彼此分开地形成在绝缘衬底上的多晶硅层中，并且栅电极经由栅极绝缘膜形成在源极区和漏极区之间的沟道区上，该设备包括输入单元，其输入晶体管的器件模型方程和器件参数的初始值；存储单元，其存储从输入单元输入的器件模型方程和器件参数的初始值、以及晶体管的所希望的电压-电流特性；算术单元，其基于存储在存储单元中的器件参数的初始值进行算术运算，以计算在晶体管的多晶硅层的面对栅电极的表面上的与栅电极端邻近的源极区端处的第一电势φS0、在多晶硅层的面对绝缘衬底的表面上的源极区端处的第二电势φb0、在晶体管的多晶硅层的面对栅电极的表面上的与栅电极端邻近的漏极区端处的第三电势φSL、以及在多晶硅层的面对绝缘衬底的表面上的漏极区端处的第四电势φbL，并通过将第一电势φS0、第二电势φb0、第三电势φSL、以及第四电势φbL代入到存储在存储单元中的器件模型方程中中来计算漏极电流Ids；控制器，其控制输入单元、存储单元、以及算术单元，以对存储在存储单元中的晶体管的希望的电压-电流特性与基于通过算术单元的算术运算获得的漏极电流Ids的电压-电流特性进行比较，并通过改变器件参数直到差异变得不超过容许误差为止来获得模型参数；以及输出单元，其在控制器的控制下输出通过算术单元的算术运算获得的模型参数，其中所述器件模型方程被表示为 其中所述源极区端处的电荷量qi(0)通过下式获得 并且所述漏极区端处的电荷量qi(L)通过下式获得 其中W为晶体管的沟道宽度，L为晶体管的沟道长度，μ为载流子迁移率，IDD为总的表面电荷量，β为热电压的倒数，COX为栅极氧化物膜电容，Vg’为通过从栅源电压中减去平带电压所获得的电压，q为基本电荷，εsi为硅的介电常数，Nsub为衬底杂质浓度，NtS0为在源极区端处俘获的载流子的密度，NtD0为在漏极区端处俘获的载流子的密度，γ为衬底偏置效应系数，以及通过将其中形成晶体管的多晶硅层中的缺陷态包括在内来形成模型。
根据本发明的另一方案，提供一种对晶体管的器件特性进行仿真的仿真方法，在所述晶体管中，源极区和漏极区彼此分开地形成在绝缘衬底上的多晶硅层中，并且栅电极经由栅极绝缘膜形成在源极区和漏极区之间的沟道区上，该方法包括从输入单元输入晶体管的器件模型方程并将所输入的器件模型方程存储在存储单元中；从输入单元输入晶体管的器件参数的初始值并将所输入的器件参数的初始值存储在存储单元中；从输入单元输入晶体管的希望的电压-电流特性并将所输入的希望的电压-电流特性存储在存储单元中；由算术单元基于存储在存储单元中的器件参数的初始值进行算术运算，由此计算在晶体管的多晶硅层的面对栅电极的表面上的与栅电极端邻近的源极区端处的第一电势φS0、在多晶硅层的面对绝缘衬底的表面上的源极区端处的第二电势φb0、在晶体管的多晶硅层的面对栅电极的表面上的与栅电极端邻近的漏极区端处的第三电势φSL、以及在多晶硅层的面对绝缘衬底的表面上的漏极区端处的第四电势φbL；由算术单元通过将第一电势φS0、第二电势φb0，第三电势φSL、以及第四电势φbL代入到存储在存储单元中的器件模型方程中进行算术运算，由此计算漏极电流Ids；对晶体管的所希望的电压-电流特性与基于通过算术运算获得的漏极电流Ids的电压-电流特性进行比较；以及通过控制器控制输入单元、存储单元、以及算术单元，并由算术单元通过改变器件参数直到所述电压-电流特性之间的比较结果变得不超过容许误差为止来进行算术运算，由此获得模型参数，其中利用器件模型方程进行仿真。
根据本发明的另一方案，提供一种半导体器件制造方法，其包括确定要制造的半导体器件的目标性能；设计用于实现目标性能的概况；设计个体元件；通过利用器件模型方程进行电路设计仿真；以及基于电路设计仿真获得的预测结果改变电路的各种参数，由此制造半导体器件以便获得目标性能，其中所述要制造的半导体器件包括晶体管，在所述晶体管中，源极区和漏极区彼此分开地形成在绝缘衬底上的多晶硅层中，并且栅电极经由栅极绝缘膜形成在源极区和漏极区之间的沟道区上，其中通过利用器件模型方程进行电路设计仿真包括在存储单元中存储描述用于控制控制器的指令的程序；从输入单元输入晶体管的器件模型方程并将所输入的器件模型方程存储在存储单元中；从输入单元输入晶体管的器件参数的初始值并将所输入的器件参数的初始值存储在存储单元中；从输入单元输入晶体管的希望的电压-电流特性并将所输入的希望的电压-电流特性存储在存储单元中；从输入单元输入器件参数、电路图和电路驱动条件，并在存储单元中存储所输入的器件参数、电路图和电路驱动条件；由算术单元基于存储在存储单元中的器件参数的初始值进行算术运算，由此计算在晶体管的多晶硅层的面对栅电极的表面上的与栅电极端邻近的源极区端处的第一电势φS0、在多晶硅层的面对绝缘衬底的表面上的源极区端处的第二电势φb0、在晶体管的多晶硅层的面对栅电极的表面上的与栅电极端邻近的漏极区端处的第三电势φSL、以及在多晶硅层的面对所述绝缘衬底的表面上的漏极区端处的第四电势φbL；由算术单元通过将所计算的第一电势φS0、第二电势φb0、第三电势φSL、以及第四电势φbL代入到存储在存储单元中的器件模型方程中来进行算术运算，由此计算漏极电流Ids；对晶体管的所希望的电压-电流特性与基于通过算术运算获得的漏极电流的电压-电流特性进行比较；通过所述控制器控制输入单元、所述存储单元、以及所述算术单元，并由所述算术单元通过改变器件参数直到所述电压-电流特性之间的比较结果变得不超过容许误差为止来进行算术运算，由此获得模型参数；以及根据存储在存储单元中的程序，在所述控制器的控制下，由算术单元基于模型参数、电路图和电路驱动条件进行算术运算，由此对电路特性进行仿真，其中利用器件模型方程进行仿真。
根据本发明的一个方案，提供一种仿真设备和仿真方法，其能够通过利用器件模型方程基于包括缺陷态的物理模型进行仿真而进行精确的电路分析，所述器件模型方程向作为电路模型的基本方程的泊松方程引入缺陷态效应。
此外，由于仿真是在物理模型的基础上进行的，因此即使当沟道长度等已经改变时也可以容易地提取器件参数。这使得可以在短时间内获得精确的电路分析器件模型。
而且，甚至对于使用多晶硅的晶体管而言，所述多晶硅具有比单晶硅更为复杂的物理机制，也可以获得如下仿真设备和仿真方法能够通过使用四个拟合参数，即载流子迁移率、平带电压、给出缺陷浓度分布的峰值浓度、以及受主型缺陷浓度分布斜率，对测得的晶体管特性进行仿真，由此提高方便性。
此外，可以获得一种半导体器件制造方法，该方法能够通过利用上述仿真方法进行电路设计仿真，来优化形成在绝缘衬底上的多晶硅层中的晶体管的特性以及包括该晶体管的电路的特性。
图1为示出根据本发明第一实施例的仿真设备的结构概况的示意图； 图2为用于解释在本发明中使用的仿真模型和在器件(晶体管)工作时要解的方程之间的关系的示意图； 图3A为用于解释在本发明中使用的仿真模型和要解的方程之间的关系的示意图，其示出器件模型和要解的方程之间的关系； 图3B为用于解释在本发明中使用的仿真模型和要解的方程之间的关系的示意图，其示出器件模型和要解的方程之间的关系； 图4A为示出在器件模型中使用的缺陷浓度俘获态密度分布的曲线图； 图4B为示出俘获态密度、分布函数和被俘获的载流子之间的关系的曲线图； 图5A为示出多晶硅中的缺陷浓度分布的例子(DOS分布)的曲线图； 图5B为用于解释施主型俘获的示图； 图5C为用于解释受主型俘获的示图； 图6为示出简化模型的示图，该简化模型通过一个指数函数表示两个指数函数分布； 图7为Vg-Id示出通过在本发明中使用的器件模型执行的多晶硅TFT的拟合结果的曲线图； 图8为Vd-Id示出通过在本发明中使用的器件模型执行的多晶硅TFT的拟合结果的曲线图； 图9A为示出当缺陷浓度分布变化时栅极电压和源极区处的表面电势之间的关系的曲线图； 图9B为示出用于获得图9A所示的计算结果的缺陷密度(俘获态密度)分布的曲线图； 图10为用于解释根据本发明第二实施例的仿真方法的流程图； 图11为用于解释本发明的第三实施例的方框图，其示出当把仿真模型应用于电路分析仿真器时的设置概况； 图12为用于解释根据本发明第四实施例的半导体器件制造方法的示图，其示出利用电路设计仿真从图像显示面板的设计到制造的顺序； 图13A为用于解释实施图12所示的驱动电路设计仿真的仿真方法和仿真设备的示意图； 图13B为用于解释实施图12所示的驱动电路的设计仿真的仿真方法和仿真设备的输出波形图； 图14为用于解释根据本发明第五实施例的半导体器件制造方法的截面图，其示出晶体管的第一制造步骤； 图15为用于解释根据本发明第五实施例的半导体器件制造方法的截面图，其示出晶体管的第二制造步骤； 图16为用于解释根据本发明第五实施例的半导体器件制造方法的截面图，其示出晶体管的第三制造步骤； 图17为用于解释根据本发明第五实施例的半导体器件制造方法的截面图，其示出晶体管的第四制造步骤； 图18为用于解释根据本发明第五实施例的半导体器件制造方法的截面图，其示出晶体管的第五制造步骤； 图19为用于解释根据本发明第五实施例的半导体器件制造方法的截面图，其示出晶体管的第六制造步骤； 图20A为用于解释分段模型的问题的曲线图，其示出在弱反型区和强反型区之间的边界中的电流的微分值； 图20B为用于解释分段模型的问题的曲线图，其示出在2级SPICE模型中错误的发生； 图20C为用于解释分段模型的问题的曲线图，其示出使用修正曲线的近似； 图21A为示出实际多晶硅(晶粒/晶粒边界)的视图；以及 图21B为示出多晶硅的模型化结构的示图。
具体实施例方式 首先将说明得到在根据本发明实施例的仿真设备和仿真方法中使用的器件模型的构思过程，然后将说明使用该器件模型的各种实施例。
根据本发明实施例的仿真设备和仿真方法适用于电路的设计仿真，该电路包括形成在薄半导体膜(例如绝缘衬底上的薄多晶硅膜)中的薄膜晶体管(TFT)，或者该电路包括形成在SOI衬底上的晶体管(在下文中被称为SOI晶体管)。例如，如参考图21A所述，多晶硅含有许多具有各种晶面取向的细小单晶硅晶粒。在这种多晶硅中，许多基于晶体缺陷的定域态存在于相邻的单晶体之间的边界中，即存在于晶粒边界中。尽管如上所述多晶硅的内部材料是异质的，但是通过忽略这种异质性将多晶硅作为同质材料来处理，从而形成电路模型。当晶粒远小于器件尺寸时这种假设大概是有效的。
假定作为根据本发明的仿真对象的薄膜半导体器件是所谓的单极性元件，其中如果元件是N沟道元件则电子是电流的主要载流子，如果元件是P沟道元件则空穴是电流的主要载流子。而且，假设电流仅在表面上流动，栅极下方的硅层表面上的电荷分布决定器件的电压-电流特性，并且硅层的表面电势决定表面电荷。因此，获得晶体管的电压-电流特性就相当于获得了硅层表面上的电势分布。
导出在本发明中使用的器件模型的方法的基础是获得上述的表面电势。泊松方程给出了器件的电势分布。器件原本是三维结构，但是如果假设宽度方向的电流在沟道中均匀地流动，则可以将其简化为二维结构。如果所谓的电荷薄层模型成立，则还可以将器件简化为一维结构，在所述电荷薄层模型中，假设电流仅在与沟道长度相比极薄的表层中流动。
该器件模型的基础是在这些假设的基础上解一维泊松方程。以下将描述通过使用该器件模型获得器件的表面电荷的过程要点。
图2、3A和3B为用于解释该仿真设备和要解的方程之间的关系的示图。图2为器件(晶体管)工作时的示意图。图3A和3B为示出仿真模型和要解的方程之间的关系的示意图。表面电势分布决定表面电荷。在这种情况下，使用所谓的渐进沟道近似(图2)，该近似假设从源电极到漏电极的电势变化是缓和的。这种近似使得能够从两点处的电势，即源极区端处的表面电势φS0和漏极区端处的表面电势φSL，估算沟道区中的电势分布。可以通过沿源极区端和漏极区端的深度方向解一维泊松方程和高斯定律(图3A)来获得源极区端和漏极区端处的表面电势φS0和φSL。
另一方面，作为该仿真模型的对象的器件为形成在绝缘衬底上的多晶硅膜中的TFT或形成在SOI衬底上的晶体管。这些器件的特征在于它们薄到几十nm到几百nm。由于硅层薄，因此工作中的器件处于整个器件被耗尽的完全耗尽状态或处于部分耗尽状态。
就是说，硅层背表面的电势不是零电势而是具有特定的值。该背表面电势取决于器件结构的因素，例如硅层的厚度、杂质浓度、以及栅极氧化物膜的厚度和栅极电压。因此，表面电势和背表面电势不是无关的，而是具有预定的关系。如图3B所示，在栅电极中感应的电荷QG用在半导体表面上感应的反型层电荷QI、半导体层的耗尽层电荷QB和由缺陷态俘获的电荷(俘获电荷)Qtrap之和表示，如下式所示 QG＝-(QI+QB+Qtrap) 而且，栅极电压VGS和半导体表面电势φS通过如下式所示的电荷平衡条件而关联 QG＝COX(VGS-Vfb-φS) 其中COX为栅极氧化物膜电容，Vfb为平带电压。
可以通过利用如上所述的方程计算源极区端处的表面电势φS0和背表面电势φb0。
可以通过由准费米能级(QFL)表示的电流连续性方程关联源极区端处的电势和漏电压，来表示漏极区端处的表面电势φSL和背表面电势φbL。
即，源极区端处的表面电子电荷Qi(0)由下式给出 其中ni为本征载流子浓度，φS0为源极区端处的电势，Ψ0为源极区端处的电子的准费米电势。
类似地，漏极区端处的表面电子电荷Qi(L)由下式给出 其中φSL为漏极区端处的电势，ΨL为漏极区端处的电子的准费米电势。
Qi(L)与Qi(0)之比由下式给出 另一方面，由于ΨL-Ψ0＝Vds，因此可以由下式表示漏极区端处的表面电势φSL和背表面电势φbL Qi(L)/Qi(0)＝exp{β(φSL-φS0-Vds)} 其中β＝q/kT 从四个点处的电势，即遵循以上过程计算的源极区端和漏极区端处的表面电势φS0和φSL以及背表面电势φb0和φbL，获得漏极电流Ids。
本发明将存在于如图21A所示的硅中的缺陷态结合到器件模型中，并且通过将缺陷态包括在如图21B所示的要在其中形成晶体管的硅中来进行平均。
就是说，将缺陷态的效应引入到作为电路模型的基本方程的泊松方程。当以N沟道器件作为例子时，泊松方程为 并且将由下式表示的缺陷(俘获)态的效应引入到以上泊松方程中的被俘获的载流子的密度Ntrap-。
可以将该方程改写为 以上方程利用各种近似通过如图4A所示的能量的指数函数表示俘获态密度。
而且，如图4B所示，可以将由俘获态俘获的载流子浓度(Ntrap-)作为俘获态密度NTA(E)和分布函数(费米-狄拉克分布)f(E)之积来计算。图4B示出俘获态密度、分布函数和被俘获的载流子之间的关系。
分布函数f(E)被表示为 其中Ef为费米能量，VT为热电压。
注意，如图5A所示由两个指数函数之和表示的态密度(DOS)分布被公知为是多晶硅中的缺陷分布的例子，并且可以被表示为 gA(E)＝g1exp(E/E1)+g2exp(E/E2)...(1.0) 图5B所示的施主型俘获带有正电荷，图5C所示的受主型俘获带有负电荷。多晶硅中的缺陷分布可以由施主态和受主态的两个指数函数之和表示。
不幸的是，如果使用如上所述的DOS分布作为分析方程形成模型，则处理时间会增加。然而，可以利用如图6所示的通过一个指数函数表示两个指数函数分布的简化模型获得分析方程，例如如以下文章所述M.Shur和M.Hack，“Physics of amorphous silicon based alloyfield-effect transistors”，J.Appl.Phys.，vol.55，p.3831(1984)。由于在N沟道器件中电子是主要载流子，因此通过仅使用受主型俘获来进行近似。
该仿真模型使用该DOS分布模型，并且还包括其中形成晶体管的衬底(多晶硅层)中的缺陷态。
以下将详细说明获得以上仿真模型的过程。
(1)源极区端处的计算(表面电势φS0[V]和背表面电势φb0[V]) 通过利用下式进行迭代计算决定表面电势φS0[V] ...(1.1) 其中 COX＝εOX/tOX [F/cm2] Vg′＝Vgs-Vfb [V] γ＝q/E1[V-1] 其中COX为栅极氧化物膜电容，Vg’为通过从栅源电压减去平带电压而获得的电压，q为基本电荷，εsi为硅的介电常数，Nsub为衬底杂质浓度，β为热电压的倒数，并且为q/kT(@300K)，NtS0为在源极区端处俘获的载流子的密度，γ为衬底偏置效应的系数，Vgs为栅源电压，Vfb为平带电压，ni为本征载流子密度，tOX为氧化物膜的厚度，εOX为栅极氧化物膜的介电常数，gc1为受主型缺陷浓度分布的峰值，EC为导带能量，而E1为受主型缺陷浓度分布斜率。注意，k为玻耳兹曼常数，T为绝对温度，K为开氏温度。还要注意，源极侧上的费米能量EFS被表示为EFS＝EFN+qφ，其中EFN为电子的费米能量(在N沟道晶体管的情况下)。
于是，通过将从方程1.1获得的表面电势φS0[V]代入到下式中来计算背表面电势φb0[V] 通过以上计算，获得源极区端处的表面电势φS0[V]和背表面电势φb0[V]。
(2)漏极区端处的计算(表面电势φSL[V]和背表面电势φbL[V]) 从方程1.1和1.2获得的表面电势φS0[V]和背表面电势φb0[V]用于通过利用下式进行迭代计算来确定表面电势φSL[V] 其中 COX＝εOX/tOX [F/cm2] Vg′＝Vgs-Vfb [V] γ＝q/E1 [V-1] 其中Vds[V]为漏源电压，NtD0为在漏极区端处被俘获的载流子的密度。还要注意，漏极侧上的费米能量EFD被表示为EFD＝EFN+qφ。
随后，通过将从方程1.3获得的表面电势φSL[V]代入到下式中来计算背表面电势φbL[V] 通过以上计算，获得漏极区端处的表面电势φSL[V]和背表面电势φbL[V]。
(3)漏极电流方程 令Ids[A]为漏极电流，可以通过使用在第1和第2部分中计算的四个电势(φS0[V]、φb0[V]、φSL[V]和φbL[V])计算漏极电流Ids[A]，如下式所示 其中，源极区端处的电荷量qi(0)为 并且漏极区端处的电荷量qi(L)为 其中q为单元电荷，εsi为硅的介电常数，εOX为氧化物膜的介电常数，Nsub为衬底杂质浓度，β为热电压的倒数，ni为本征载流子密度，tsi为硅层厚度，tOX为氧化物膜的厚度，L为沟道长度，W为沟道宽度，μ为载流子迁移率，Vfb为平带电压，Eg为带隙，gc1为缺陷浓度峰值，φS0为源极区端表面电势，φSL为漏极区端表面电势，φb0为源极区端背表面电势，φbL为漏极区端背表面电势。
图7和8示出通过上述器件模型获得的多晶硅层中的N沟道TFT的拟合结果。图7示出Vg-Id特性，即通过将实验值(o)与利用仿真获得的值(实线)进行比较来示出作为栅极电压的函数的漏极电流。多晶硅TFT的条件为沟道宽度W为2μm，沟道长度L为1μm，漏极电压Vd为0.1和3.1V，载流子迁移率μ为190cm2/Vs，平带电压Vfb为-1.8V，受主型缺陷浓度分布峰值gc1为4×1019cm-3·eV-1，受主型缺陷浓度分布斜率E1为0.13eV-1，衬底杂质浓度Nsub为1×1016cm-3。
图8示出Vd-Id特性，即通过将实验值(o)与利用仿真获得的值(实线)进行比较来示出作为漏极电压的函数的漏极电流。多晶硅TFT的条件为沟道宽度W为2μm，沟道长度L为1μm，栅极电压Vg变为1、2、3、4和5V。
图7所示的传输特性表明，从弱反型区到强反型区测量结果得到了很好的仿真。而且，图8所示的输出特性的结果表明，测量值和计算值(仿真值)几乎相等。在拟合期间调整的器件参数的总数仅为4个，即，载流子迁移率μ、平带电压Vfb、与缺陷(定域态)分布有关的参数gc1(给出缺陷浓度分布的峰值浓度)、以及受主型缺陷浓度分布斜率E1。四个参数远少于常规模型的几十个参数。将已知的值用作有关于器件结构的沟道宽度W、沟道长度L、以及衬底(掺杂)浓度Na。
图9A示出当改变N沟道TFT的缺陷浓度分布时栅极电压和源极区端处的表面电势之间的关系。图9B示出所用的缺陷浓度分布。图9A示出当衬底浓度变为两个等级，即1×1016和3×1016cm-3，峰值浓度gc1变为三个等级，即0、1×1018和2×1018cm-3时的结果。衬底浓度Na为3×1016和1×1016cm-3。
当峰值浓度gc1的值增大时，随着栅极电压的增加表面电势的前沿变得缓和。而且，相对于同一栅极电压在衬底浓度Na为3×1016cm-3时的表面电势低于在衬底浓度Na为1×1016cm-3时的表面电势。这对应于如下事实衬底浓度越高，在半导体表面上形成反型层的电压越高。
如上所述，该仿真模型可以精确地表示晶体管从弱反型区到强反型区的直流特性。具体而言，该仿真模型可以精确地仿真在由多晶硅TFT特有的晶体缺陷导致的弱反型区中的电压-电流特性。而且，该器件模型是基于物理模型。因此，即使在沟道宽度或沟道长度发生变化时也可以使用该器件模型，即，其可以用作高度通用的设计工具。此外，以上器件模型在与实际器件的特性进行拟合时所用的参数数量小于常规模型。这使得能够在短时间内提取参数。
注意，以上说明了使用简化模型的情况，该简化模型通过一个指数函数表示两个指数函数分布。然而，如果可以接受长的计算时间，可以通过用两个指数函数之和表示多晶硅中的缺陷分布来提高精确度。
缺陷态中的受主态分布NTA(E)可以表示为 NTA(E)＝gc1exp{(E-EC)/E1} 另一方面，缺陷态中的施主态的分布NTD(E)可以表示为 NTD(E)＝gc2exp{(EV-E)/E2} 其中 NtS0＝∫NTA(E)·f(E)dE或NtS0＝∫NTD(E)·f(E)dE 其中gc1为受主型缺陷浓度分布峰值，E为能量，EC为导带能量，E1为受主型缺陷浓度分布斜率，gc2为施主型缺陷浓度分布峰值，Ev为价带能量，E2为施主型缺陷浓度分布斜率。
当如方程1.0所示，通过对应于深缺陷分布和浅缺陷分布的两个指数函数之和表示多晶硅中的缺陷分布时，源极区端处的电荷量qi(0)由下式给出 其中NtS10为在源极区端处的第一缺陷分布中俘获的载流子的密度，NtS20为在源极区端处的第二缺陷分布中俘获的载流子的密度。
另一方面，漏极区端处的电荷量qi(L)由下式给出 其中NtD10为在漏极区端处的第一缺陷分布中俘获的载流子的密度，NtD20为在漏极区端处的第二缺陷分布中俘获的载流子的密度。
可以根据在处理时间和精确度中哪个优先于另一个来决定使用哪个模型。
以下将通过第一到第五实施例更为详细地说明使用上述器件模型的仿真设备、仿真方法和半导体器件制造方法。
第一实施例 以下将参考图1说明对TFT或SOI晶体管的器件特性进行仿真的仿真设备的实施例。可以将仿真设备1配置成仅用于仿真，但也可以通过利用计算机等的各个相应单元来实现它。将通过采用个人计算机作为例子来对本实施例进行说明。
仿真设备1包括输入单元11、存储单元(存储器)12、中央处理单元14、以及输出单元17。诸如总线线路13的信号传输路径将这些单元彼此连接。
输入单元11为键盘、操作面板、语音输入单元或任何类型的各种数据读取器。
存储单元12为半导体存储器或硬盘，并且存储第一到第四文件121到124。第一文件121记录诸如器件模型方程(例如上述的方程1.5和1.6)、器件参数的初始值和测得的V-I特性的数据。第二文件122记录诸如器件(例如TFT和SOI晶体管)的表面电势和背表面电势(第一、第二、第三和第四电势φS0、φb0、φSL和φbL)的数据。
第三文件123记录诸如器件(例如TFT和SOI晶体管)的漏极电压Vd-漏极电流Id特性的数据。第四文件124记录诸如器件(例如各种TFT和SOI晶体管)的栅极电压Vg-漏极电流Id特性的数据。
中央处理单元(CPU)14包括彼此连接的控制器15和算术单元16。
输出单元17为监视器、打印机、记录器等。
以下将说明图1所示的仿真设备中的器件参数提取方法。
从诸如键盘或任何类型的各种数据读取器的输入单元11输入诸如器件模型方程、器件参数的初始值和测得的器件特性(例如V-I特性)的数据，并在中央处理单元14的控制下经由总线线路13将其存储在存储单元12中，例如个人计算机的内部半导体存储器或硬盘。
中央处理单元14经由总线线路13将输入数据提供给中央处理单元14中的控制器15和算术单元16，以便计算V-I特性。
中央处理单元14的控制器15控制算术单元16来计算例如当改变漏极电压和栅极电压时源极区端和漏极区端处的表面电势和背表面电势(第一、第二、第三和第四电势φS0、φb0、φSL和φbL)。之后，中央处理单元14将所获得的计算结果保存在第二文件122的表(表面电势/背表面电势表)中。
然后，中央处理单元14读取记录在第二文件122中的表，从第一文件121读取器件模型方程1.5和1.6，并通过算术单元16进行算术运算，由此计算并输出Vd-Id特性作为输出特性，计算并输出Vg-Id特性作为传输特性。中央处理单元14将所获得的结果保存在与输入数据相关的第三和第四文件123和124的表中。
最后，中央处理单元14将所获得的V-I特性输出到诸如监视器或打印机的输出单元17。此外，中央处理单元14从输出单元17输出所提取的器件参数。如果需要的话，中央处理单元14也可以在同一显示屏上比较仿真结果与测得的V-I特性，由此在监视器上显示如图7所示的彩色曲线。
使用如上所述的器件参数提取方法的仿真设备通过利用经由向作为电路模型的基本方程的泊松方程中引入缺陷态效应而获得的器件模型方程，在包括缺陷态的物理模型的基础上进行仿真。因此，该仿真设备可以进行精确的电路分析。
此外，由于是在物理模型的基础上进行仿真，因此即使在沟道长度等已经变化时也能够容易地提取器件参数。因此，可以在短时间内获得精确的电路分析器件模型。
此外，可以通过四个拟合参数，即，载流子迁移率、平带电压、给出缺陷浓度分布的峰值浓度和受主型缺陷浓度分布斜率，对甚至是使用了多晶硅的晶体管的测得的晶体管特性进行仿真，所述多晶硅具有比单晶硅更为复杂的物理机制。这使得可以提高方便性。
注意，第一实施例已经作为例子说明了输入单元11输入测得的V-I特性的情形。然而，也可以将V-I特性的期望值预先存储在诸如半导体存储器或硬盘的存储单元12中。也可以预先存储多个期望值，并允许中央处理单元14基于从输入单元11输入的器件参数的初始值从这些特性中选择期望值。
第二实施例 图10为用于解释根据本发明第二实施例的仿真方法的流程图。图10通过标注器件参数的提取来示出过程，并采用如图1所示配置的仿真设备的操作作为例子。
首先，从输入单元11输入器件模型方程1.5和1.6、器件参数的初始值、以及测得的V-I特性作为输入数据，并经由总线线路13将其存储在存储单元12中(步骤1)。器件参数初始值的例子有由器件结构决定的沟道宽度W、沟道长度L、氧化物膜厚度tOX以及硅层厚度tsi，以及作为所测得的V-I特性的拟合参数的载流子迁移率μ和缺陷浓度参数(给出缺陷浓度分布的峰值浓度)gc1。而且，所测得的V-I特性是Vg-Id特性和Vd-Id特性。这些数据在诸如半导体存储器或硬盘的存储单元12中被存储为第一、第二、第三和第四文件。
然后，输入单元11输入要被施加到器件(晶体管)的电极(源极、漏极和栅极)上的电压Vd和Vg，由此设定电压条件(步骤2)。存储单元12也存储电压条件。
在该电压条件下，中央处理单元14中的算术单元16计算源极区端和漏极区端处的表面电势和背表面电势(第一、第二、第三和第四电势φS0、φb0、φSL和φbL)(步骤3)。
算术单元16通过使用第一、第二、第三和第四电势φS0、φb0、φSL和φbL根据器件模型方程计算漏极电流Ids(步骤4)。
之后，将要给与晶体管的电压条件被改变ΔV以设定V＝V+ΔV，并且通过遵循同样的过程计算漏极电流Ids(步骤5)。
通过这种方式，重复该计算，直到获得落在目标电压范围(V＝Vmax)内的V-I特性为止(步骤6)。
随后，将通过该仿真获得的V-I特性与所测得的V-I特性进行比较(步骤7)。
通过这一比较确定仿真值与测量值的误差是否落在目标范围内。如果该误差大于目标误差，则通过改变诸如载流子迁移率μ、平带电压Vfb、缺陷分布参数(缺陷浓度峰值)gc1、以及缺陷浓度分布斜率E1的参数重新计算电压-电流特性(步骤8)。
重复该过程直到误差落在目标范围内为止。
如果误差落在目标范围内，则此时所用的器件参数是被提取的参数，从而输出参数μ1、Vfb1、gc1、E1、...(步骤9)。
使用如上所述的器件参数提取方法的仿真方法通过利用经由向作为电路模型的基本方程的泊松方程中引入缺陷态效应而获得的器件模型方程，在包括缺陷态的物理模型的基础上进行仿真。因此，该仿真方法可以进行精确的电路分析。
此外，因为基于物理模型进行仿真，所以即使当沟道长度等已经改变时也可以容易地提取器件参数。因此，可以在短时间内获得精确的电路分析器件模型。
此外，可以通过四个拟合参数，即，载流子迁移率、平带电压、给出缺陷浓度分布的峰值浓度、以及受主型缺陷浓度分布斜率，对甚至是使用了多晶硅的晶体管的测得的晶体管特性进行仿真，所述多晶硅具有比单晶硅更为复杂的物理机制。这使得可以提高方便性。
注意，第二实施例已经作为例子说明了输入单元11输入所测得的V-I特性的情形。然而，如在上述第一实施例中那样，中央处理单元14还可以基于从输入单元11输入的器件参数的初始值从预先存储在存储单元12中的多个V-I特性中进行选择。
第三实施例 图11为用于解释本发明的第三实施例的示图，并且示意性地示出当将上述仿真设备和仿真方法应用于电路分析仿真器时的设置概况。
通过计算机等的各个相应单元实现电路分析仿真器31。第三实施例使用个人计算机作为例子。即，类似于图1所示的设备，电路分析仿真器31包括输入单元11、存储单元(存储器)12、中央处理单元14(控制器15和算术单元16)、以及输出单元17。总线线路13将这些单元彼此连接。
除了晶体管的器件模型方程和器件参数的初始值之外，输入单元11还输入器件参数、电路图和电路驱动条件。除了从输入单元11输入的器件模型方程和器件参数初始值以及晶体管的所希望的V-I特性之外，存储单元12还预先存储用于控制控制器15的程序描述指令。
根据存储在存储单元12中的程序，控制器15控制算术单元16基于从输入单元11输入的器件参数、电路图和电路驱动条件进行算术运算。输出单元17从监视器或打印机输出由算术单元16计算的结果。
除了电路分析器件模型32之外，具有上述设置的电路分析仿真器31还以网表或图形的形式接收电路图33。将如在第一和第二实施例中所述那样提取的器件参数34输入到器件模型32，并将器件模型32输入到电路分析仿真器31。
电路分析仿真器31还需要用于确定电路驱动条件35的数据。在获得这些输入条件之后，电路分析仿真器31进行预定的电路仿真以获得电路工作波形36。根据目的，以曲线输出或者时间-电流或时间-电压输出数据的形式给出电路工作波形36。
如上所述的设置和方法通过利用经由向作为电路模型的基本方程的泊松方程中引入缺陷态效应而获得的器件模型方程，在包括缺陷态的物理模型的基础上进行仿真。因此，可以进行精确的电路分析。
此外，基于晶体管的物理模型进行仿真。因此，即使当沟道长度等已经改变时也可以容易地提取器件参数。结果，可以在短时间内获得精确的电路分析器件模型。
此外，可以通过四个拟合参数，即，载流子迁移率、平带电压、给出缺陷浓度分布的峰值浓度、以及受主型缺陷浓度分布斜率，对甚至是在多晶硅层中形成源极和漏极区的晶体管的测得的晶体管特性进行仿真，所述多晶硅具有比单晶硅更为复杂的物理机制。这使得可以提高方便性。
第四实施例 图12、13A和13B为用于解释本发明的第四实施例的示图。图12为示出当将上述电路分析仿真器应用于电路设计时的过程概况的流程图。图13A为示出结构概况的方框图，图13B为输出波形曲线图。图12采用从像素显示面板的设计到制造的顺序作为例子。在该例子中，在设计驱动电路的阶段中使用图13A所示的仿真设备预测电路性能。
在形成在玻璃基板上的多晶硅或非晶硅上形成驱动电路的玻璃上系统或面板上系统技术中，缺陷态不可避免地存在于形成在玻璃基板上的薄硅膜中。因此，通过利用考虑了缺陷态的仿真模型预测电路性能是很重要的。随着激光结晶技术的发展，在基板上的薄硅膜上不仅结合驱动电路而且结合从信号输入到图像显示的所有电路成为了最终的目标，所述图像显示电路包括各种将输入的串行信号转换成并行信号以及转换成模拟图像信号的转换器。
首先，确定要被制造的作为半导体器件的面板的目标性能(步骤1)，并设计用于实现该目标性能的整个面板的概况(步骤2)。当完成该整个面板的概况设计时，设计面板的各个元件(步骤3)。该元件设计包括面板布局设计(步骤3-1)、像素设计(步骤3-2)、以及驱动电路设计(步骤3-3)。在驱动电路设计中，通过使用上述的器件模型方程进行电路设计仿真(步骤4)。
基于预测结果改变驱动电路的各种参数，并制造面板以获得目标性能，即最优性能(步骤5)。
以下将参考图13A更详细地说明用于设计驱动电路的仿真设备。该仿真设备包括诸如键盘、操作面板、语音输入单元或任何类型的各种数据读取器的输入单元41、包括控制器43和算术单元44的中央处理单元(CPU)45、诸如半导体存储器或硬盘的存储单元46、以及诸如监视器、打印机或记录器的输出单元47。诸如总线线路48的信号传输路径将这些单元彼此连接。该仿真设备可以利用计算机等的各个相应单元来实现，并且也可以是个人计算机。
控制器43和算术单元44构成进行各种处理的中央处理单元45。控制器43控制输入单元41、算术单元44、存储单元46、输出单元47等的运行。除了用于计算表面电势、阈值电压和器件特性的运算表达式以及用于MOSFET的运算表达式之外，存储单元46还存储描述用于控制控制器43的指令的程序。根据该程序，算术单元44基于器件参数、电路图和电路驱动条件进行算术运算，由此对电路特性进行仿真。
首先，从输入单元41输入诸如器件模型方程、器件参数初始值、电路图和驱动电路条件的输入数据，并且在中央处理单元45的控制下将其作为文件461、462、463、464和465存储在存储单元46中。例如，文件461对应于器件模型方程，文件462对应于器件参数和它们的初始值，文件463对应于所测得的V-I特性，文件464对应于电路图，而文件465对应于电路驱动条件。经由总线线路48将这些输入数据提供给控制器43和算术单元44，并且算术单元44计算目标电路的输出特性。存储单元46将输出特性存储为文件466，由每个节点(节点A、节点B、…)处的电压和电流随时间的变化表示所述文件466。
然后，如图13B所示，输出单元47输出由存储在存储单元46中的文件466表示的仿真结果，例如电源电压和每个节点处的电压和电流随时间的变化。
将输入数据和通过以上计算获得的输出特性之间的关系用作驱动电路设计的数据，由此制造面板以便获得目标性能(最佳性能)。
如上所述的制造方法和仿真设备可以通过电路设计仿真在试验阶段中有效地验证电路性能。这使得可以优化形成在绝缘基板上的多晶硅层中的晶体管的特性以及包括该晶体管的电路的特性。
注意，上述第四实施例已经作为例子说明了输入单元41输入所测得的V-I特性的情形。然而，当然也可以允许中央处理单元45基于从输入单元41输入的器件参数初始值从预先存储在存储单元46中的多个V-I特性中进行选择。
第五实施例 图14到19为用于解释本发明的第五实施例的截面图，依次示出半导体器件的制造步骤。第五实施例采用形成在SOI衬底上的晶体管的制造步骤作为例子。
首先，如图14所示，在P型硅衬底51的主表面上形成BOX-SiO2膜52。通过例如LP-CVD在BOX-SiO2膜52上形成非晶硅层53，并在非晶硅层53上形成复盖SiO2膜54。将相位调制准分子激光器退火(PM-ELA)掩模55设置在如此形成的半导体衬底上，通过PM-ELA掩模55利用准分子激光器对半导体衬底进行退火。该退火将非晶硅层53变为接近单晶硅的多晶硅层53’。基于上述电路设计仿真，通过验证器件特性和电路性能决定非晶硅层53的厚度。
然后，如图15所示，为了形成用于形成晶体管的硅岛区(硅岛)，通过旋涂等用光刻胶涂覆多晶硅层53’，并通过曝光和显影光刻胶来形成光刻胶掩模56。光刻胶掩模56用于通过诸如RIE的各向异性蚀刻来选择性地去除多晶硅层53’，由此形成硅岛53’。之后，将用于控制晶体管的阈值电压的沟道离子注入到硅岛53’中。在该沟道离子注入中，基于上述电路设计仿真通过验证器件特性和电路性能来决定杂质的剂量。
接下来，如图16所示，通过热氧化硅岛53’的暴露表面形成晶体管的栅极绝缘膜57。之后，在栅极绝缘膜57上形成由金属等制成的栅电极材料层，并对其进行构图以形成栅电极58。
如图17所示，将栅电极58用作掩模以将磷离子注入到硅岛53’中，由此形成源极区和漏极区53S和53D。
然后，如图18所示，在栅电极58、栅极绝缘膜57和BOX-SiO2膜52的所有表面上形成第二绝缘层59。之后，在第二绝缘层59和栅极绝缘膜57的对应于源极区和漏极区53S和53D的那些部分中，通过诸如RIE的各向异性蚀刻形成至少到达源极区和漏极区53S和53D的接触孔60。
接下来，如图19所示，在第二绝缘层59上和接触孔60中形成由金属等制成的电极材料层，并对其进行构图以形成源电极和漏电极61S和61D。在第二绝缘层59、源电极和漏电极61S和61D、以及BOX-SiO2膜52的所有表面上形成钝化膜62。
如上所述的半导体器件制造方法可以通过当在如图15所示的步骤中将沟道离子注入到硅岛53’中时，利用上述器件模型方程设定杂质剂量，来形成具有基于物理模型的电特性的优良半导体器件。当然，如果需要的话，也可以通过使用上述器件模型方程设定半导体器件的其它各种参数。
如上所述，本发明可应用于液晶显示器件或有机EL显示器件，其具有形成在玻璃衬底上的伪单晶中的驱动电路。本发明也可应用于所谓的面板上系统，其中有各种信号转换器，例如将输入数字信号转换成图像显示信号的转换器。还可以将本发明应用于形成在SOI衬底上的半导体集成电路器件。
因此，本发明可以提供能够基于包括缺陷态的物理模型在相对较短的时间内进行精确的电路分析的仿真设备和仿真方法。
本发明还可以提供这样的仿真设备和仿真方法能够通过利用相对较少数量的拟合参数(载流子迁移率、平带电压、给出缺陷浓度分布的峰值浓度、以及缺陷浓度分布斜率)，对包括形成在绝缘衬底上的薄多晶硅膜中的TFT或形成在SOI衬底上的晶体管的半导体器件或电路的特性进行仿真。
此外，本发明可以提供一种半导体器件制造方法，该方法能够通过利用上述仿真方法进行电路设计仿真，来优化形成在绝缘衬底上的多晶硅层中的晶体管的特性和包括该晶体管的电路的特性。
本领域技术人员将很容易想到其它的优势和修改。因此，在其更宽的方面中，本发明不限于这里所示和所述的特定细节和典型实施例。因此，可以在不脱离如所附权利要求及其等价物所限定的本发明的总体构思的精神或范围的情况下，作出各种修改。
权利要求
1.一种对晶体管的器件特性进行仿真的仿真设备，在所述晶体管中，源极区和漏极区彼此分开地形成在绝缘衬底上的多晶硅层中，并且栅电极经由栅极绝缘膜形成在所述源极区和所述漏极区之间的沟道区上，该设备的特征在于包括
输入单元，其输入所述晶体管的器件模型方程和器件参数的初始值；
存储单元，其存储从所述输入单元输入的所述器件模型方程和所述器件参数的所述初始值、以及所述晶体管的所希望的电压-电流特性；
算术单元，其基于存储在所述存储单元中的所述器件参数的所述初始值进行算术运算，以计算在所述晶体管的所述多晶硅层的面对所述栅电极的表面上的与所述栅电极端邻近的源极区端处的第一电势φS0、在所述多晶硅层的面对所述绝缘衬底的表面上的源极区端处的第二电势φb0、在所述晶体管的所述多晶硅层的面对所述栅电极的表面上的与所述栅电极端邻近的漏极区端处的第三电势φSL、以及在所述多晶硅层的面对所述绝缘衬底的表面上的漏极区端处的第四电势φbL，并通过将所述第一电势φS0、所述第二电势φb0、所述第三电势φSL、以及所述第四电势φbL代入到存储在所述存储单元中的所述器件模型方程中中来计算漏极电流Ids；
控制器，其控制所述输入单元、所述存储单元、以及所述算术单元，以对存储在所述存储单元中的所述晶体管的希望的电压-电流特性与基于通过所述算术单元的算术运算获得的所述漏极电流Ids的电压-电流特性进行比较，并通过改变所述器件参数直到差异变得不超过容许误差为止来获得模型参数；以及
输出单元，其在所述控制器的控制下输出通过所述算术单元的算术运算获得的所述模型参数，
其中所述器件模型方程被表示为
其中所述源极区端处的电荷量qi(0)通过下式获得
并且所述漏极区端处的电荷量qi(L)通过下式获得
其中W为所述晶体管的沟道宽度，L为所述晶体管的沟道长度，μ为载流子迁移率，IDD为总的表面电荷量，β为热电压的倒数，COX为栅极氧化物膜电容，Vg’为通过从栅源电压中减去平带电压所获得的电压，q为基本电荷，εsi为硅的介电常数，Nsub为衬底杂质浓度，NtS0为在所述源极区端处俘获的载流子的密度，NtD0为在所述漏极区端处俘获的载流子的密度，γ为衬底偏置效应系数，以及
通过将其中形成所述晶体管的所述多晶硅层中的缺陷态包括在内来形成模型。
2.根据权利要求1所述的设备，其特征在于所述缺陷态的受主态的分布NTA(E)被表示为
NTA(E)＝gc1 exp{(E-EC)/E1}
并且所述缺陷态的施主态的分布NTD(E)被表示为
NTD(E)＝gc2 exp{(EV-E)/E2}
其中NtS0＝∫NTA(E)·f(E)dE或NtS0＝∫NTD(E)·f(E)dE
其中gc1为受主型缺陷浓度分布峰值，E为能量，EC为导带能量，E1为受主型缺陷浓度分布斜率，gc2为施主型缺陷浓度分布峰值，EV为价带能量，E2为施主型缺陷浓度分布斜率，且f(E)为费米分布函数。
3.根据权利要求1所述的设备，其特征在于通过从所述输入单元输入原型晶体管的测得的电压-电流特性并在所述存储单元中存储所输入的测得的电压-电流特性来获得所希望的电压-电流特性。
4.根据权利要求1所述的设备，其特征在于通过所述控制器基于从所述输入单元输入的所述器件参数的所述初始值从预先存储在所述存储单元中的多个电压-电流特性中选择所希望的电压-电流特性。
5.根据权利要求1所述的设备，其特征在于
所述存储单元还存储描述用于控制所述控制器的指令的程序以及从所述输入单元输入的器件参数、电路图和电路驱动条件，以及
所述控制器根据所述程序控制所述算术单元，以基于所述器件参数、所述电路图和所述电路驱动条件进行算术运算，由此对电路特性进行仿真。
6.一种对晶体管的器件特性进行仿真的仿真方法，在所述晶体管中，源极区和漏极区彼此分开地形成在绝缘衬底上的多晶硅层中，并且栅电极经由栅极绝缘膜形成在所述源极区和所述漏极区之间的沟道区上，该方法的特征在于包括
从输入单元输入所述晶体管的器件模型方程并将所输入的器件模型方程存储在存储单元中；
从所述输入单元输入所述晶体管的器件参数的初始值并将所输入的所述器件参数的所述初始值存储在所述存储单元中；
从所述输入单元输入所述晶体管的希望的电压-电流特性并将所输入的希望的电压-电流特性存储在所述存储单元中；
由算术单元基于存储在所述存储单元中的所述器件参数的所述初始值进行算术运算，由此计算在所述晶体管的所述多晶硅层的面对所述栅电极的表面上的与所述栅电极端邻近的源极区端处的第一电势φS0、在所述多晶硅层的面对所述绝缘衬底的表面上的源极区端处的第二电势φb0、在所述晶体管的所述多晶硅层的面对所述栅电极的表面上的与所述栅电极端邻近的漏极区端处的第三电势φSL、以及在所述多晶硅层的面对所述绝缘衬底的表面上的所述漏极区端处的第四电势φbL；
由所述算术单元通过将所述第一电势φS0、所述第二电势φb0，所述第三电势φSL、以及所述第四电势φbL代入到存储在所述存储单元中的所述器件模型方程中进行算术运算，由此计算漏极电流Ids；
对所述晶体管的所希望的电压-电流特性与基于通过所述算术运算获得的所述漏极电流Ids的电压-电流特性进行比较；以及
通过控制器控制所述输入单元、所述存储单元、以及所述算术单元，并由所述算术单元通过改变所述器件参数直到所述电压-电流特性之间的比较结果变得不超过容许误差为止来进行算术运算，由此获得模型参数，
其中所述器件模型方程被表示为
其中所述源极区端处的电荷量qi(0)通过下式获得
并且所述漏极区端处的电荷量qi(L)通过下式获得
其中W为所述晶体管的沟道宽度，L为所述晶体管的沟道长度，μ为载流子迁移率，IDD为总的表面电荷量，β为热电压的倒数，COX为栅极氧化物膜电容，Vg’为通过从栅源电压中减去平带电压所获得的电压，q为基本电荷，εsi为硅的介电常数，Nsub为衬底杂质浓度，NtS0为在所述源极区端处俘获的载流子的密度，NtD0为在所述漏极区端处俘获的载流子的密度，γ为衬底偏置效应系数，以及
通过将其中形成所述晶体管的所述多晶硅层中的缺陷态包括在内来形成模型。
7.根据权利要求6所述的方法，其特征在于所述缺陷态的受主态的分布NTA(E)被表示为
NTA(E)＝gc1exp{(E-EC)/E1}
并且所述缺陷态的施主态的分布NTD(E)被表示为
NTD(E)＝gc2 exp{(EV-E)/E2}
其中NtS0＝∫NTA(E)·f(E)dE或NtS0＝∫NTD(E)·f(E)dE
其中gc1为受主型缺陷浓度分布峰值，E为能量，EC为导带能量，E1为受主型缺陷浓度分布斜率，gc2为施主型缺陷浓度分布峰值，EV为价带能量，E2为施主型缺陷浓度分布斜率，且f(E)为费密分布函数。
8.根据权利要求6所述的方法，其特征在于通过从所述输入单元输入原型晶体管的测得的电压-电流特性并在所述存储单元中存储所输入的测得的电压-电流特性来获得所希望的电压-电流特性。
9.根据权利要求6所述的方法，其特征在于通过所述控制器基于从所述输入单元输入的所述器件参数的所述初始值从预先存储在所述存储单元中的多个电压-电流特性中选择所希望的电压-电流特性。
10.根据权利要求6所述的方法，还包括
在所述存储单元中存储描述用于控制所述控制器的指令的程序；以及
从所述输入单元输入器件参数、电路图和电路驱动条件，并在所述存储单元中存储所输入的器件参数、电路图和电路驱动条件，并且
其特征在于所述控制器根据存储在所述存储单元中的所述程序控制所述算术单元，以基于由所述算术单元计算的所述模型参数、所述电路图和所述电路驱动条件进行算术运算，由此对电路特性进行仿真。
11.一种半导体器件制造方法，其特征在于包括
确定要制造的半导体器件的目标性能；
设计用于实现所述目标性能的概况；
设计个体元件；
通过利用器件模型方程进行电路设计仿真；以及
基于所述电路设计仿真获得的预测结果改变电路的各种参数，由此制造所述半导体器件以便获得所述目标性能，
其中所述要制造的半导体器件包括晶体管，在所述晶体管中，源极区和漏极区彼此分开地形成在绝缘衬底上的多晶硅层中，并且栅电极经由栅极绝缘膜形成在所述源极区和所述漏极区之间的沟道区上，
其中通过利用所述器件模型方程进行所述电路设计仿真包括
在存储单元中存储描述用于控制控制器的指令的程序；
从输入单元输入所述晶体管的所述器件模型方程并将所输入的器件模型方程存储在所述存储单元中；
从所述输入单元输入所述晶体管的器件参数的初始值并将所输入的所述器件参数的所述初始值存储在所述存储单元中；
从所述输入单元输入所述晶体管的希望的电压-电流特性并将所输入的希望的电压-电流特性存储在所述存储单元中；
从所述输入单元输入器件参数、电路图和电路驱动条件，并在所述存储单元中存储所输入的器件参数、电路图和电路驱动条件；
由算术单元基于存储在所述存储单元中的所述器件参数的所述初始值进行算术运算，由此计算在所述晶体管的所述多晶硅层的面对所述栅电极的表面上的与所述栅电极端邻近的源极区端处的第一电势φS0、在所述多晶硅层的面对所述绝缘衬底的表面上的所述源极区端处的第二电势φb0、在所述晶体管的所述多晶硅层的面对所述栅电极的表面上的与所述栅电极端邻近的漏极区端处的第三电势φSL、以及在所述多晶硅层的面对所述绝缘衬底的表面上的所述漏极区端处的第四电势φbL；
由所述算术单元通过将所计算的第一电势φS0、第二电势φb0、第三电势φSL、以及第四电势φbL代入到存储在所述存储单元中的所述器件模型方程中来进行算术运算，由此计算漏极电流Ids；
对所述晶体管的所希望的电压-电流特性与基于通过所述算术运算获得的所述漏极电流的电压-电流特性进行比较；
通过控制器控制所述输入单元、所述存储单元、以及所述算术单元，并由所述算术单元通过改变所述器件参数直到所述电压-电流特性之间的比较结果变得不超过容许误差为止来进行算术运算，由此获得模型参数；以及
根据存储在所述存储单元中的所述程序，在所述控制器的控制下，由所述算术单元基于所述模型参数、所述电路图和所述电路驱动条件进行算术运算，由此对电路特性进行仿真，
其中所述器件模型方程被表示为
其中所述源极区端处的电荷量qi(0)通过下式获得
并且所述漏极区端处的电荷量qi(L)通过下式获得
其中W为所述晶体管的沟道宽度，L为所述晶体管的沟道长度，μ为载流子迁移率，IDD为总的表面电荷量，β为热电压的倒数，COX为栅极氧化物膜电容，Vg’为通过从栅源电压中减去平带电压所获得的电压，q为基本电荷，εsi为硅的介电常数，Nsub为衬底杂质浓度，NtS0为在所述源极区端处俘获的载流子的密度，NtD0为在所述漏极区端处俘获的载流子的密度，γ为衬底偏置效应系数，以及
通过将其中形成所述晶体管的所述多晶硅层中的缺陷态包括在内来形成模型。
12.根据权利要求11所述的方法，其特征在于所述缺陷态的受主态的分布NTA(E)被表示为
NTA(E)＝gc1exp{(E-EC)/E1}
并且所述缺陷态的施主态的分布NTD(E)被表示为
NTD(E)＝gc2 exp{(E1-E)/E2}
其中NtS0＝∫NTA(E)·f(E)dE或NtS0＝∫NTD(E)·f(E)dE
其中gc1为受主型缺陷浓度分布峰值，E为能量，EC为导带能量，E1为受主型缺陷浓度分布斜率，gc2为施主型缺陷浓度分布峰值，EV为价带能量，E2为施主型缺陷浓度分布斜率，且f(E)为费密分布函数。
13.根据权利要求11所述的方法，其特征在于通过从所述输入单元输入原型晶体管的测得的电压-电流特性并在所述存储单元中存储所输入的测得的电压-电流特性来获得所希望的电压-电流特性。
14.根据权利要求11所述的方法，其特征在于通过所述控制器基于从所述输入单元输入的所述器件参数的所述初始值从预先存储在所述存储单元中的多个电压-电流特性中选择所希望的电压-电流特性。
15.根据权利要求11所述的方法，还包括
在所述存储单元中存储描述用于控制所述控制器的指令的程序；以及
从所述输入单元输入器件参数、电路图和电路驱动条件，并在所述存储单元中存储所输入的器件参数、电路图和电路驱动条件，并且
其特征在于所述控制器根据存储在所述存储单元中的所述程序控制所述算术单元，以基于由所述算术单元计算的所述模型参数、所述电路图和所述电路驱动条件来进行算术运算，由此对电路特性进行仿真。
全文摘要
公开了一种仿真设备，其包括输入单元(11)、存储单元(12)、算术单元(16)、控制器(15)、以及输出单元(17)。输入单元输入面对栅极的薄多晶硅膜表面上的对应于TFT的栅极端的源极端出的第一电势(φS0)、其上形成栅极的薄多晶硅膜的背表面上的源极端处的第二电势(φb0)、面对栅极的薄多晶硅膜表面上的对应于TFT的栅极端的漏极端处的第三电势(φSL)、以及薄多晶硅膜的背表面上的漏极端处的第四电势(φbL)。通过基于第一到第四电势进行算术运算计算漏极电流(Ids)，并且通过将缺陷态包括在内而形成模型。
文档编号G06F17/50GK101114314SQ200710138630
公开日2008年1月30日 申请日期2007年7月24日 优先权日2006年7月25日
发明者辻博史, 清水喜辉 申请人:株式会社液晶先端技术开发中心