专利名称：：主机命令执行加速方法及系统的制作方法主机命令执行加速方法及系统
技术领域：
：本发明是有关于一种加速执行命令的系统以及方法，特别有关于一种加速主机执行命令的系统以及方法。
背景技术：
：在光驱与电脑主机之间的基本操作中，电脑主机通过高级技术附件包接口(AdvancedTechnologyAttachmentPacketInterface,简称ATAPI)向光驱发出ATAPI命令，以请求数据或者存取数据。光驱接收ATAPI命令后解析ATAPI命令，并且将ATAPI命令分类，以执行相应的动作。如图1所示，一个处理ATAPI命令的标准操作可以分为四个常规阶段阶段一电脑主机发出ATAPI命令，光驱的一个系统(其可以通过韧件达成)接收ATAPI命令。阶段二该系统解析ATAPI命令并且将其分类，然后使光驱根据ATAPI命令操作。阶段三该系统执行相应的动作，例如在程控输入/输出(ProgrammedI叩ut/Output，简称PIO)或超高速直接存储器存取(UltraDirectMemoryAccess,简称UDMA)模式下于电脑主机与光驱之间进行数据通信。阶段四当电脑主机与光驱之间完成数据通信时，光驱向电脑主机报告数据通信完毕信号。当电脑主机接收到数据通信完毕信号后，电脑主机准备发出下一ATAPI命令。传输率用来评估电脑主机与光驱之间的数据通信性能，传输率表示为传输率=(传输数据字节数)/(时间)其中传输数据字节数表示被传输的全部区段(sectors),时间表示阶段一至阶段四的总持续时间。显然，缩短阶段一至阶段四的总持续时间可以提高传输率。因此，为提高传输率，有必要提供一种缩短电脑主机与光驱之间数据通信的总持续时间的方法。
发明内容本发明的主要目的在于提供一种主机命令执行加速方法及系统，以缩短电脑主机与电子装置之间数据通信的总持续时间。一种加速主机命令执行方法，该方法包括以下步骤决定主机命令是否符合加速标准；如果主机命令符合该加速标准，则产生达到标准旗标信号；如果发出了达到标准旗标信号，则执行相应于主机命令的动作。一种加速主机命令执行的系统，主机命令由主机发出，该系统包括接口单元，用以处理电子装置与主才几之间的数据通信；加速单元，耦接于接口单元，用于经由接口单元接收主机命令，并决定主机命令是否符合加速标准，如果主机命令符合加速标准，则产生达到标准旗标信号；以及微处理器，如果达到标准旗标信号^tt出，则执行相应于主机命令的动作。本发明加速方法及系统可以减少主机命令操作中所需的阶段。或者说，本发明加速方法及系统能够减少处理主机命令的总持续时间，从而提高电子装置与电脑主机之间的数据传输率。图1是处理ATAPI命令的一种传统操作。图2是依据本发明的包括有ATAPI接口加速单元的系统的方块图。图3是依据本发明的ATAPI界面加速方法的流程图。图4是依据本发明的处理ATAPI命令的操作过程的流程图。具体实施方式本发明涉及一种在电子装置与电脑主机之间的接口加速系统及方法。依据本发明加速系统及方法可以快速地检测主机命令并且决定其类型。图2是依据本发明的加速系统204的结构图，其包括有ATAPI接口的加速单元。加速系统204包括接口单元206，加速单元208，命令排列存储器(commandqueuememory)210，緩沖存储器212以及微处理器214。加速系统204可以设置在光驱内。如图2所示，接口单元206处理加速系统204与电脑主机202间接口的数据通信。所述接口可以是集成驱动器电子(IntegratedDeviceElectronics,IDE)4妻口、并4亍高级4支术附件(Paralleladvancedtechnologyattachment,PATA)接口或者串行高级技术附件(serialadvancedtechnologyattachment,SATA)接口等。自电脑主机202发出的主机命令经由接口单元206发送至加速单元208以及命令排列存储器210。在本实施例中，该电子装置为光驱，且该主才几命令为ATAPI命令。加速单元208将ATAPI命令迅速分类，然后向孩史处理器214发出旗标信号以执行相应的动作。命令排列存储器210用于排列ATAPI命令直到微处理器214接收到旗标信号。接收到旗标信号后，微处理器214依据旗标信号及ATAPI命令执行相应的动作，例如向电脑主机202发送数据或者从电脑主机202接收数据。緩冲存储器212耦接于微处理器214,用来緩冲微处理器214需要的数据。图3是依据本发明的用来加速执行ATAPI命令的ATAPI接口加速方法的流程图。该方法包括以下步骤S302:加速单元208决定ATAPI命令的类型是否属于多个预定类型中的一种。这些预定类型是预先设置于加速单元208内，例如ATAPI命令WRITE10、WRITE12、READ10以及READ12。相应地，不需要解析ATAPI命令就有可能快速地决定微处理器214的相应动作。如果ATAPI命令属于这些预定类型中的一种，则进行步骤S304，否则，进行步骤S312。S304:加速单元208决定ATAPI命令的起始地址是否与前一ATAPI命令的,地址连续。如果ATAPI命令的起始地址与前一ATAPI命令的地址连续，则ATAPI命令的类型与前一ATAPI命令的类型相同。这就是所谓的"突发传输存取(burstaccess)"。因此，加速单元208可以直接向微处理器214报告以执行相应的动作而不需要通过系统解析ATAPI命令。如果ATAPI命令的起始地址与前一ATAPI命令的地址连续，进行步骤S306,否则，进行步骤S312。S306:加速单元208决定ATAPI命令的数据长度是否不为零。ATAPI命令的数据长度为零表示ATAPI命令对于微处理器214是无意义的。相应地，微处理器214会忽略数据长度为零的ATAPI命令。如果ATAPI命令的数据长度不为零，进行步骤S308,否则，进行步骤S312。S308:加速单元2084企查緩冲存储器212是否为ATAPI命令做好准备。如果緩沖存储器212没有足够空间储存ATAPI命令要求的数据或者不具有ATAPI命令要求的数据，那么由于緩沖存储器212还未为ATAPI命令做好准备，微处理器214将不被允许立即相应于执行ATAPI命令的动作。ATAPI命令将不被处理，直到緩沖存储器212为ATAPI命令做好准备。如果緩沖存储器212为ATAPI命令做好准备，则进行步骤S310，否则，进行步骤S312。S310:当步骤S302至步骤S308的结果均为"是"时，加速单元208向樹:处理器214发出达到标准旗标信号(criteriahitflagsignal)。达到标准旗标信号表示孩t处理器214可以立即执4于相应于ATAPI命令的动作而不需要解冲斤ATAPI命令。S312:如果步骤S302至步骤S308中的任何一个结果为"否"，则加速单元208将向微处理器214发出假旗标信号。假旗标信号表示如果不解析ATAPI命令，微处理器214将不能够直接执行相应于ATAPI命令的动作。依据上述描述，本发明将检查下列至少一个加速标准(a)命令是否是存取储存介质的存取命令；(b)将要被存取的资料是否与先前存取的资料连续；以及(c)緩沖存储器是否准备好执行主机命令。加速单元208可以通过加速系统204中的硬件或者韧件达成。ATAPI命令的预定类型应当预先i殳置在加速单元208内。加速单元208的实施例可以通过以下描述的各种类型的ATAPI命令实现。表la显示ATAPI命令WRITE10的一种命令格式。其后的程序例示依据本发明的加速方法处理ATAPI命令WRITE10的方案<表la><table>tableseeoriginaldocumentpage8</column></row><table><table>tableseeoriginaldocumentpage9</column></row><table>i/YC附必汰/T71c附必汰湖z/(YC^7723考,=0」IIfOF即5:S7>C附必汰/7力||(TO^Sr〃5.S7瑕序ioi)瑕序102)瑕序103)瑕序104)Cwrfs汰/7/)在在瑕序105)(程序106)7程序101用于将ATAPI命令WRITE10分类。程序102用于检查ATAPI命令WRITE10的命令格式。程序103用于检查ATAPI命令WRITE10的起始地址是否与前一命令的命令地址连续。程序104用于检查ATAPI命令WRITE10的数据长度是否不为零。程序105用于检查緩沖存储器是否有足够的空间。如果程序101至105的判断结果均为真，程序106用于发出达到标准旗标信号。表lb显示ATAPI命令WRITE12的命令格式。下文的程序例示依据本发明的加速方法处理ATAPI命令WRITE12的方案<表lb><table>tableseeoriginaldocumentpage10</column></row><table>在在fC附^5汰/j7==SZ4Z)//7.w"(程序203)(程序204)rOFS777:07>Cto/5汰/9"」(程序205)Ovter/a7///=77[/￡;(程序206)程序201用于将ATAPI命令WRITE12分类。除了ATAPI命令是WRITE12命令之外，程序202至206与上述程序102至106类似。所以，在此省略程序202至206的详细描述。表lc显示ATAPI命令READ10的命令格式。下文的程序例示依据本发明的方法处理ATAPI命令READ10的方案<table>tableseeoriginaldocumentpage11</column></row><table><table>tableseeoriginaldocumentpage12</column></row><table>程序301用于将ATAPI命令READ10分类。程序302与303用于检查ATAPI命令READ10的命令格式。程序304用于检查ATAPI命令READ10的起始地址是否与前一命令的命令地址连续。程序305用于检查緩沖存储器是否具有ATAPI命令READ10所要求的资料。如果程序301至305的结果均为真，则程序306发出达到标准旗标信号。表Id显示ATAPI命令READ12的命令格式。后续的程序例示依据本发明的方法处理ATAPI命令READ12的方案<表ld><table>tableseeoriginaldocumentpage13</column></row><table>i/YC附必汰/2/==歸o」OF5T/^,C|/=5X4Z)W-D五C—7Z5A'(程序404)(程序405)0"enai/a=7TL/E;(程序406)程序401用于将ATAPI命令READ12分类。除了ATAPI命令是READ12之外，程序402至406与上述程序302至306类似，在此不赘述。请注意，在实际应用中，可以依据不同要求改变ATAPI命令的预定类型。图4显示通过本发明的方法处理ATAPI命令的操作。该方法的操作可以分为以下3个阶4殳阶段1:电脑主机202向加速单元208发出ATAPI命令。接收到ATAPI命令后，加速单元208决定ATAPI命令的类型，然后向微处理器214发出旗标信号。阶段2:微处理器214依据旗标信号执行相应于ATAPI命令的动作。该相(程序402)(程序403)应的动作可以是电子装置与电脑主机202之间的数据通信。阶段3:当完成ATAPI命令的数据通信后，系统向电脑主机202发出数据通信完毕信号。当电脑主机202接收了数据通信完毕信号后，电脑主才几202准备发出下一ATAPI命令。相较于先前技术，本发明加速方法及系统可以减少操作ATAPI命令所需要的阶段。也就是说，本发明加速方法及系统能够缩短处理ATAPI命令的总持续时间。相应地，可以提高电子装置与电脑主机之间的数据通信的传输率。虽然本发明已以较佳实施例揭露如上，但其并非用来限定本发明。本发明所属
技术领域：
中的技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰。因此本发明的保护范围当^L权利要求所界定者为准。权利要求1.一种加速主机命令执行的方法，该方法包括决定该主机命令是否符合加速标准；如果该主机命令符合该加速标准，则产生达到标准旗标信号；如果发出了该达到标准旗标信号，则执行相应于该主机命令的动作。2.如权利要求1所述的加速主机命令执行的方法，其特征在于该加速标准至少包括该命令是存取命令，以存取储存介质；将要存取的数据与先前已存取的数据连续；以及緩沖存储器准备好执行该主机命令。3.如权利要求2所述的加速主机命令执行的方法，其特征在于该加速标准中的緩沖存储器准备好执行该主机命令更包括检查该緩沖存储器是否有足够空间以储存该主机命令所要求的该数据的至少一部分。4.如权利要求2所述的加速主机命令执行的方法，其特征在于，该加速标准中的緩沖存储器准备好执行该主机命令更包括检查该緩沖存储器是否具有该主机命令所要求的该数据的至少一部分。5.如权利要求2所述的加速主机命令执行的方法，其特征在于，该加速标准中的将要存取的数据与先前已存取的数据连续，其特征为相应于该主机命令的该将要存取的数据的介质位置与该先前已存取的数据的介质位置连续。6.如权利要求2所述的加速主机命令执行的方法，其特征在于该加速标准中的将要存取的数据与先前已存取的数据连续，其特征为相应于该主机命令的该将要存取的数据的地址与该先前已存取的数据的地址连续。7.如权利要求1所述的加速主机命令执行的方法，更包括依据该主机命令的内容以及该达到标准旗标信号而产生控制信号，而该执行步骤是依据该控制信号执行该相应于该主才几命令的动作。8.如权利要求1所述的加速主机命令执行的方法，更包括依据该主机命令的内容而产生控制信号，而该执行步骤依据该控制信号以及该达到标准旗标信号执4于该相应于该主才几命令的动作。9.一种加速主机命令执行的系统，该主机命令是由主机发出，该系统包括:接口单元，用以处理该电子装置与该主机之间的数据通信；加速单元，耦接于该接口单元，用于经由该接口单元接收该主机命令，并决定该主机命令是否符合加速标准，如果该主机命令符合该加速标准，则产生达到标准旗标信号；以及孩炎处理器，如果该达到标准旗标信号被发出，则执行相应于该主机命令的动作。10.如权利要求9所述的加速主才几命令执4亍的系统，其中该加速标准至少包括该命令是存取命令，以存取加载于该电子装置内的储存介质；将要存取的数据与先前已存取的数据连续；以及緩冲存储器准备好执行该主机命令。11.如权利要求10所述的加速主机命令执行的系统，其特征在于该加速标准中的緩冲存储器准备好执行该主机命令更包括检查该緩冲存储器是否有足够空间储存该主机命令所要求的数据的至少一部分。12.如权利要求10所述的加速主机命令执行的系统，其特征在于该加速标准中的缓冲存储器准备好执行该主机命令更包括检查该緩冲存储器是否具有该主机命令所要求的数据的至少一部分。13.如权利要求10所述的加速主机命令执行的系统，其特征在于，该加速标准中的将要存取的数据与先前已存取的数据连续，其特征为相应于该主机命令的该将要存取的数据的介质位置与该先前已存取的数据的介质位置连续。14.如权利要求10所述的加速主机命令执行的系统，其中该加速标准中的将要存取的数据与先前已存取的数据连续，其特征为相应于该主机命令的该将要存取的数据的地址与该先前已存取的数据的地址连续。15.如权利要求10所述的加速主机命令执行的系统，其特征在于该孩i处理器更依据该主机命令的内容以及该达到标准旗标信号而产生控制信号，并且该接口单元依据该控制信号指示该主机存取数据。16.如权利要求10所述的加速主机命令执行的系统，其特征在于该微处理器更依据该主机命令的内容而产生控制信号，并且该接口单元依据该控制信号以及来自该加速单元的该标准旗标信号指示该主积^取数据。17.如权利要求10所述的加速主机命令执行的系统，更包括存储器，用来储存来自该加速单元的该主机命令。全文摘要一种加速主机命令执行的方法，该方法包括以下步骤决定主机命令是否符合加速标准；如果主机命令符合该加速标准，则产生达到标准旗标信号；如果发出了达到标准旗标信号，则执行相应于主机命令的动作。本发明提供的加速方法及系统能够减少处理主机命令的总持续时间，从而提高电子装置与电脑主机之间的数据传输率。文档编号G06F13/38GK101303678SQ20081009211公开日2008年11月12日申请日期2008年4月3日优先权日2007年5月8日发明者李金松,郑志勇,陈宏庆申请人:联发科技股份有限公司