I²C总线验证系统及方法

专利名称：I²C总线验证系统及方法
技术领域：
本发明涉及微电子通信控制领域，特别涉及一种fc总线验证系统及方法。
背景技术：
I2C (Inter Integrated Circuit BUS ，内部集成电路总线)总线接口作为一 种连接方便，架构简单易用的通讯接口，目前在集成电路IC设计中被广泛应 用。fC总线通过SDA (串行数据线)和SCL (串行时钟线)两根线，在连接 到I2C总线上的器件之间传送信息，并根据地址识别每个器件。在IC集成电路设计中，由于fc总线上信息的传送受fc总线规范的约束， 而且fC器件的工作状态也受应用电路状态的影响，所以在fc器件设计前或设 计后，都必须对fC总线的电气性能和时序进行验证及测试，以确定此集成电 路IC的设计符合I力总线规范。针对这种验证及测试，现有技术中大多数都是通过MCU的I/0 口模拟fC 总线对IC器件的^C总线进行读写操作，以测试IC器件的fC总线是否能正常工 作。但这种技术只能对IC器件^C总线的读写功能进行测试，不能验证其^C总 线的电气性能和时序的改变对lt总线的影响，因此不利于fc总线设计性能的 提升。发明内容本发明的目的之一是提供一种能验证fc总线的电气和时序性能的fc总 线-验i正系统及方法。本发明所述的fc总线验证系统包括测试单元、电气时序控制单元、信号控制单元及fC器件；所述测试单元，发送电气调节参数以验证^C器件的寄存 器读写是否正确；所述电气时序控制单元，分别与测试单元和fC器件电连接， 接收电气调节参数，调整fC总线的电气性能参数，产生^C总线时序信号；所述信号控制单元，分别与电气时序控制单元和fc器件电连接，调整fc总线时 序信号，并对fc器件的寄存器进行读写。优选地，所述测试单元包括逻辑电阻调节模块、逻辑电平调节模块、逻 辑电容调节模块和/或fC寄存器读写模块；所述逻辑电阻调节模块与电气时序 控制单元连接，发送阻值调节参数以调节^C总线上的电阻；所述逻辑电平调，发送阻值调节参数以调节fC总线上的电平； 所述逻辑电容调节模块与电气时序控制单元连接，发送电容调节参数以调节fC总线上的电容；所述fC寄存器读写模块与电气时序控制单元连接，发送寄 存器读写命令以验证fc器件的寄存器读写是否正确。优选地，所述电气时序控制单元包括微处理器和电气调整模块，所述微 处理器通过电气调整模块和fC器件电连接，用于控制电气调整模块调整fc总 线的电气性能参数并产生时序信号。优选地，所述信号控制单元包括时序控制模块、毛刺产生模块及fc控制 模块；所述时序控制模块电气时序控制单元连接，调整^C总线上串行时钟线 和串行数据线的相位关系；所述毛刺产生模块与时序控制模块连接，在串行 时钟线产生符合I2C规范的毛刺信号；所述I2C控制模块与毛刺产生模块连接， 实现对I2C器件寄存器的读写。本发明所述的fC总线验证方法通过使用12(3总线验证系统对fC总线性能 进行验证，所述fC总线验证系统包括测试单元、电气时序控制单元、信号控 制单元及fC器件；还包括步骤步骤S1、测试单元发送电气调节参数；步骤S2、电气时序控制单元接收电气调节参数，调整I^总线的电气性能 参数，产生fC总线时序信号；步骤S3、信号控制单元调整fC总线时序信号，实现与I^器件的通信；步骤S4、测试单元发送寄存器读写命令验证^C器件的寄存器读写是否正 确，若验证正确，结束验证；若验证不正确，则返回步骤S1，继续验证。本发明通过fC总线验证系统及方法，全面的验证了 I2C器件的电气和时序 性能，为以后的fC总线设计性能的提升提供了重要依据。


图1 是本发明第 一 实施例的系统框图； 图2是本发明第二实施例的系统框图；图3 是本发明第三实施例的系统框图；图4 是本发明第四实施例的系统框图；图5 是本发明第五实施例的系统框图；图6是第一、二、三、四、五实施例中fC寄存器读写模块的结构框图； 图7是第一、二、三、四、五实施例中信号控制单元的结构框图；图8 是第一、二、三、四、五实施例中电气时序控制单元的结构框图； 图9是本发明第六实施例尸C总线验证方法的流程示意图； 图10是本发明各实施例的电路示意图。本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步 说明。
具体实施方式
本发明实施例提供一种fc总线验证系统，通过运行在计算机上的测试单 元对fc总线上的电阻、电平和/或电容进行调节，并通过信号控制单元控制fc 总线的时序和产生符合fc规范的毛刺信号，并对fc器件的寄存器进行读写验 证，从而验证了fc器件的电气和时序性能，为以后的fc总线设计性能的提升 提供了重要依据。实施例一如图1所示，本实施例的fc总线-险-〖正系统，包括测试单元IO、电气时序控 制单元20、信号控制单元30及I^器件40。所述测试单元IO，发送电气调节参 数以验证^C器件的寄存器读写是否正确；所述电气时序控制单元20，分别与 测试单元10和fC器件40电连接，接收电气调节参数，调整^C总线的电气性能 参数，产生fC总线时序信号；所述信号控制单元30，分别与电气时序控制单 元20和^C器件40电连接，调整fC总线时序信号，产生符合^C规范的毛刺信 号，并对fC器件40的寄存器进行读写。所述测试单元10与电气时序控制单元 20通过USB接口连接。实施例二为了验证I2C总线上电阻的改变对I2C时序上升时间的影响，提出本实施例。如图2所示，fC总线验证系统，包括测试单元IO、电气时序控制单元20、 信号控制单元30及fC器件40。所述测试单元10包括逻辑电阻调节模块101和I^寄存器读写模块104。所 述逻辑电阻调节模块101用于发送阻值调节参数以调节fC总线上的上拉电阻。 所述fC寄存器读写模块104，在上拉电阻改变的情况下，发送寄存器读写命令， 以验证对I2C器件4 0的寄存器的读写是否正确。所述电气时序控制单元20,分别与逻辑电阻调节模块IOI、 fC寄存器读写 模块104和^C器件40电连接。所述电气时序控制单元20用于接收阻值调节参数 并控制改变^C总线上上拉电阻的阻值，以及产生^C总线时序信号；所述电气 时序控制单元20还用于接收寄存器读写命令，并控制信号控制单元30对fC器 件40的寄存器进行读写。所述信号控制单元30,分别与电气时序控制单元20和fC器件40电连接，用于调整fC总线时序信号，产生符合^C规范的毛刺信号，并在电气时序控制单元20控制下实现对fC器件40的寄存器读写。所述测试单元10与电气时序控制单元20通过USB接口连接。实施例三为了验证fc总线上电平的改变对fc总线时序的影响，提出本实施例。如图3所示，fC总线验证系统，包括测试单元IO、电气时序控制单元20、 信号控制单元30及fC器件40。所述测试单元10包括逻辑电平调节模块102和^C寄存器读写模块104。所 述逻辑电平调节模块102用于发送阻值调节参数以调节fC总线上的输出电压。 所述^C寄存器读写模块104,在输出电压改变的情况下，发送寄存器读写命令， 以验证对fC器件40的寄存器的读写是否正确。所述电气时序控制单元20,分别与逻辑电平调节模块102、 fc寄存器读写 模块104和^C器件40电连接。所述电气时序控制单元20用于接收阻值调节参数 并控制改变fC总线上的输出电压，以及产生^C总线时序信号；所述电气时序 控制单元20还用于接收寄存器读写命令，并控制信号控制单元30对fC器件40 的寄存器进行读写。所述信号控制单元30,分别与电气时序控制单元20和fC器件40电连接， 用于调整fC总线时序信号，产生符合fC规范的毛刺信号，并在电气时序控制 单元20控制下实现对^C器件40的寄存器读写。所述测试单元10与电气时序控制单元20通过USB接口连接。实施例四为了验证fc总线上电容的改变对fc总线时序的影响，提出本实施例。如图4所示，fC总线验证系统，包括测试单元IO、电气时序控制单元20、 信号控制单元30及^C器件40。所述测试单元10包括逻辑电容调节模块103和^C寄存器读写模块104。所 述逻辑电容调节模块103用于发送电容调节参数以调节fC总线上的电容。所述 fC寄存器读写模块104，在^C总线上的电容改变的情况下，发送寄存器读写命 令，验证对fC器件40的寄存器的读写是否正确。所述电气时序控制单元20,分别与逻辑电容调节模块103、 ^C寄存器读写 模块104和fC器件40电连接。所述电气时序控制单元20用于接收电容调节参数 并控制改变fC总线上的电容，以及产生fC总线时序信号；所述电气时序控制 单元20还用于接收寄存器读写命令，并控制信号控制单元30对^C器件40的寄 存器进行读所述信号控制单元30，分别与电气时序控制单元20和fC器件40电连接， 用于调整fC总线时序信号，产生符合fCM^范的毛刺信号，并在电气时序控制 单元20控制下实现对fC器件40的寄存器读写。所述测试单元10与电气时序控制单元20通过USB接口连接。实施例五在以上实施例的基础上，为了验证^C总线上电阻、电平和电容改变对fc 总线电气和时序的影响，提出本实施例。如图5所示，^C总线验证系统，包括测试单元IO、电气时序控制单元20、 信号控制单元30及fC器件40。所述测试单元10包括逻辑电阻调节模块101、逻辑电平调节模块102、逻辑 电容调节模块103及^C寄存器读写模块104，用于发送电阻、电平和电容调节 参数以调节fC总线上电阻、电平和电容。所述PC寄存器读写模块104,在^C总线上的电阻、电平和电容改变的情 况下，发送寄存器读写命令，以验证对fC器件40的寄存器的读写是否正确。所述电气时序控制单元20，分别与逻辑电阻调节^t块101、逻辑电平调节 模块102、逻辑电容调节模块103、电气时序控制单元20、信号控制单元30及^C 器件40电连接。所述电气时序控制单元20用于接收电阻、电平和电容调节参数， 接收寄存器读写命令，控制改变fC总线上的电阻、输出电压和电容，以及产 生PC总线时序信号；所述电气时序控制单元20还用于接收寄存器读写命令， 并控制信号控制单元30对fC器件40的寄存器进行读写。所述信号控制单元30，分别与电气时序控制单元20和fC器件40电连接， 调整^C总线时序信号，产生符合fC规范的毛刺信号，并在电气时序控制单元 20控制下实现对fC器件40的寄存器读写。所述测试单元10与电气时序控制单元20通过USB接口连接。在以上实施例中，如图6所示，^C寄存器读写模块104又包括寄存器单读 写模块1041和/或寄存器批量读写模块1042;所述fC寄存器单读写模块1041与 电气时序控制单元20连接，用于发送寄存器单读写命令，实现对I"C器件的寄 存器进行单个读写；所述寄存器批量读写模块1042与电气时序控制单元20连接，用于发送寄存器批量命令，实现对fc器件的寄存器进行连续读写。如图7所示，信号控制单元30包括时序控制模块301、毛刺产生模块302及 ^C控制模块303;所述时序控制模块301与电气时序控制单元20连接，调整fC 总线上串行时钟线和串行数据线的相位关系；所述毛刺产生模块302与时序控 制模块301连接，在串行时钟线产生符合PC规范的符合I"C规范的毛刺信号；所述^C控制模块303与毛刺产生模块302连接，控制依次经过时序控制模块和毛刺产生模块处理的^C总线时序信号与fC器件40进行通信，实现^C器件的 寄存器读写。如图8所示，电气时序控制单元20包括微处理器201和电气调整模块202， 所述微处理器201通过电气调整模块202和fC器件40电连接，用于控制电气调 整模块202调整fC总线的电气性能参数并产生时序信号。所述微处理器201还 通过信号控制单元30与^C器件40电连接，用于控制信号控制单元30对^C器件 40的寄存器进行读写。其中，电气调整模块202包括逻辑电阻控制器、逻辑电 平控制器和/或逻辑电容控制器。实施例六为了更好的验证fc总线上电阻、电平和/或电容改变对^C总线电气和时序 的影响，本发明实施例还提出一种fc总线验证方法。如图9所示， 一种^C总线-险证方法通过使用fC总线验证系统对fC总线性 能进行-验证，所述fC总线验证系统包括测试单元10、电气时序控制单元20、 信号控制单元30及^C器件40;还包括步骤步骤S1、测试单元10发送电气调节参数；步骤S2、电气时序控制单元20接收电气调节参数，调整^C总线的电气性 能参lt,产生fC总线时序信号；步骤S3、信号控制单元30调整fC总线时序信号，产生符合I力规范的毛刺 信号，实现与fC器件的通信；步骤S4、测试单元10发送寄存器读写命令验证fC器件40的寄存器读写是 否正确，若验证正确，结束'验i正；若验证不正确，则返回步骤S1，继续验证。其中，所述步骤S1中电气调节参数包括电阻、电平和/或电容调节参数。其中，所述步骤S2中调整fC总线的电气性能参数包括对产C总线的电阻 值、电平值和/或电容值的调节。其中，所述步骤S4进一步包括步骤步骤S41、测试单元10发送寄存器单读写命令验证fC器件40的寄存器读写 是正确；步骤S42、测试单元10发送寄存器批量读写命令验证^C器件40的寄存器读 写是正确。其中，所述步骤S41进一步包括步骤步骤S411、测试单元10发送寄存器单读写命令到电气时序控制单元20; 步骤S412、信号控制单元30在电气时序控制单元20的控制下对fC器件40 的寄存器进行单读写；步骤S413、测试单元10判断fC器件40的寄存器读写是否正确，如果寄存 器读写的值与设定的值相同，则读写正确，结束验证；如果寄存器读写的值 与设定的值不同，则读写错误，返回步骤Sl,继续验证。其中，所述步骤S42进一步包括步骤步骤S421、测试单元10发送寄存器批量读写命令到电气时序控制单元20;步骤S422、信号控制单元30在电气时序控制单元20的控制下对fC器件40 的寄存器进行批量读写；步骤S423、测试单元10判断fC器件40的寄存器读写是否正确，如果寄存 器读写的值与设定的值相同，则读写正确，结束验证；如果寄存器读写的值 与设定的值不同，则读写错误，返回步骤S1，继续验证。通过本实施例所述的fc总线验证方法，可以有效测试^C总线的电气和时序性能，从而确定符合fC总线的电气和时序性能的电气参数，从而为以后 的fC总线设计性能的提升提供了重要依据。下面结合具体的电路图对本各实施例的实现方式进行说明。 如图10所示，测试单元10运行在计算机上。电气时序控制单元20优选采 用型号为CY7C68013的MCU实现，所述MCU是通过计算机USB的DP与DM接 口连接到计算才几端，从而与测试单元10建立连接。信号控制单元30优选采用 型号为EP2C35的FPGA实现。所述MCU通过时钟线SCL和数据线SDA和FPGA 建立连接。所述FPGA通过时钟线SCL和数据线SDA和^C器件建立连接。在电阻调节部分，优选型号为X9318的逻辑电阻控制器进行调节，所述逻 辑电阻控制器X9318的选通端/CS,升降控制端U〃D，以及增加输入^ 1脚/INC分别 和MCU的I/0口PA0,PA1 ， PA2相连，从而实现MCU对逻辑电阻控制器X9318的 控制。其中，逻辑电阻控制器X9318的输出端引脚Rw接^C信号的上拉电阻高 电平端，输出端引脚RL接fC的时钟线SCL和数据线SDA,组成fC总线的上拉 电阻。在电平调节部分，优选型号为X9318的逻辑电阻控制器进行调节，所述逻 辑电阻控制器X9318的选通端引脚/CS,升降控制端引脚U〃D,以及增加输入端引 脚/INC分别和MCU的I/0口PA3,PA4， PA5相连，从而实现MCU对逻辑电阻控制 器X9318的控制。逻辑电阻控制器X9318的输出端引脚RH接+5V电源，输出端 ^ 1脚Rw接芯片型号为OP07的电压跟随器以提高输出阻抗，输出端引脚Rj妻地端，Rw输出端接输出电压VouT。根据分压原理^T =F"'f ( Vsv是+5V,Rout是输出电阻，Rt是逻辑电阻控制器输出总电阻10K欧姆)，通过输出电阻RouT 在电容调节部分优选型号为^90100的逻辑二容控制器进行调节，所述逻辑电容控制器X90100的选通端引脚/CS，升降控制端引脚U〃D,以及增加输入 端？I脚/INC分别和MCU的I/O 口 PCO,PC 1 ,PC2相连，从而实现MCU对逻辑电容 控制器X90100的控制。逻辑电容控制器X90100的输出端引脚Cp,Cm并联到fC 总线上。调节逻辑电容控制器X901 OO的输出电容就可以改变fC总线电容负载。下面对该电路的工作原理进行具体说明一、实现电气参数调节系统上电复位后，先初始化MCU,通过固件程序的配置使运行在计算机 上的测试单元10通过USB与MCU建立连接。测试单元10发送电阻、电平和/或 电容电气调节参数去调节I2C总线上的电阻、电平和/或电容。在电阻调节部分，测试单元10是通过以下步骤对^C总线上的电阻进行调节.步骤A1、测试单元10通过MCU选通逻辑电阻控制器X9318， MCU的GPIO 口 PAO连接逻辑电阻控制器X9318的/CS端并置低电平，逻辑电阻控制器X9318 工作；步骤A2、 MCU接收来自测试单元10的电阻调节参数命令，则控制逻辑电 阻控制器X9318改变fC总线上的电阻；此时，MCU的GPIO口PAl,PA2分别控制 逻辑电阻控制器X9318的升降输入端U〃D和增加输入端/INC,实现输出电阻的 增加或减小，输入值存入逻辑电阻控制器X9318内部存储器内，以备使用。在电平调节部分，测试单元是通过以下步骤实现对fc总线上的电平进行调节步骤B1、测试单元10通过MCU选通逻辑电阻控制器X9318, MCU的GPIO 口PA3连接逻辑电阻控制器X9318的/CS端并置低电平，逻辑电阻控制器X9318 工作；步骤B2、 MCU接收来自测试单元10的电阻调节参数命令，则控制逻辑电 阻调节器X9318的改变fC总线上的电阻，从而改变逻辑电阻控制器X9318的输 出电压值，改变fC总线上电源电压VDD;此时，MCU的GPIO口PA4,PA5分别 控制逻辑电阻控制器X9318的升降输入脚U/ZD和增加输入脚/INC,实现输出电 阻增加还是减小，进一步实现输出电压的增加或减小。在电容调节部分，根据fc协议规定，每个^C总线上的总电容负载最大值 为400pF,包括导线电容，器件电容，杂散电容等。本发明实施例只需控制和改 变导线电容，就可实现fC总线上的电容的调节。调节步骤如下步骤C1、测试单元通过MCU选通逻辑电容控制器X90100， MCU的GPIO 口 PCO连接逻辑电容控制器X90100的/CS端并置低电平，逻辑电容控制器工作；步骤C2、 MCU接收来自测试单元10的电容调节参数命令，则控制逻辑电 容控制器X90100改变fC总线上的电容；此时，MCU的GPI0口PC1,PC2分别控制逻辑电容控制器X90100的升降输入脚U〃D和增加输入脚/INC,实现输出电容 的改变。二、实现时序信号调节运行在计算机上的测试单元10通过MCU对FPGA中的寄存器进行读写，从 而确定时钟线SCL和数据线SDA的相位关系，即建立时间和保持时间。FPGA提供一个50M的主时钟，并以这个时钟为源产生计数器A和计数器 B。计数器A的模数为60，计数器B记录计数器A满的次数。计数器A的模数决 定了时钟线SCL的频率。例如计数器A的模数为60，时钟线SCL即为400K。以计数器A和计数器B为坐标，产生固定的串行时钟SCLK。例如读过程 产生串行时钟SCLK是38个，写过程产生串行时钟SCLK是28个。产生的SCLK 信号与脉宽为20ns的高脉冲相或，脉冲产生时，串行时钟SCLK应该为低；或 者产生的SCLK信号与脉宽为20ns的低脉冲相与，脉沖产生时，串行时钟SCLK 应该为高。以上产生的^R冲与原来的SCLK产生的信号相与或相或，即为添加 了毛刺的SCLK信号。实现fC器件的寄存器读写在实现对fC总线上的电阻、电平和/或电容调节以后，MCU接收运行在计 算机上的测试单元10所发送的寄存器读写命令，从而控制FPGA实现对^C总线 上的^C器件的寄存器进行读写。所述测试单元10对所读写的fC器件的寄存器 进行验证，以验证对^C器件40的寄存器的读写是否正确。其中，fc总线上的fc器件的寄存器的读写又分为寄存器单读写和寄存器批量读写。寄存器单读写是测试单元10根据fC协议规定的数据格式对某个寄 存器地址写入或读出其中的数据，再与预先设定的值进行对比，以确定当前 寄存器的读写是否正确。寄存器批量读写是测试单元10根据fC协议规定的数 据格式，写入或读出这些连续寄存器地址和值，再与预先设定的这些连续的 寄存器地址和值进行对比，以确定这些连续寄存器的读写是否正确。以上实施例，只列举了本发明优选的几种实施方式。本发明还可以采用其 他的测试方式验证fC器件的电气和时序性能。例如采用逻辑电阻调节模块 101、逻辑电平调节模块102和^C寄存器单读写模块配合的方式进行测试、采 用逻辑电阻调节模块IOI、逻辑电容调节模块103和fC寄存器单读写模块配合 的方式进行测试或采用逻辑电平调节模块IOI、逻辑电容调节模块103和fC寄 存器单读写模块配合的方式进行测试等。本发明所述的12。验证系统不但可以 单独调试某一个参数，而且可以联合调试几个参数或全部参数，从而比较全面 地验证IC器件的^C总线性能，并对之后的fC总线设计性能的提升提供了重要 依据。以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围， 凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接 或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
权利要求
1.一种I2C总线验证系统，其特征在于，包括测试单元，发送电气调节参数以验证I2C器件的寄存器读写是否正确；电气时序控制单元，分别与测试单元和I2C器件电连接，接收电气调节参数，调整I2C总线的电气性能参数，产生I2C总线时序信号；信号控制单元，分别与电气时序控制单元和I2C器件电连接，调整I2C总线时序信号，并对I2C器件的寄存器进行读写。
2. 根据权利要求1所述的PC总线验证系统，其特征在于 所述测试单元包括逻辑电阻调节模块和PC寄存器读写模块，所述逻辑电阻调节模块与电气时序控制单元连接，发送阻值调节参数以调节fC总线上 的电阻；所述fC寄存器读写模块与电气时序控制单元连接，发送寄存器读写 命令以验证fC器件的寄存器读写是否正确。
3. 根据权利要求1所述的^C总线验证系统，其特征在于所述测试单元包括逻辑电平调节模块和^C寄存器读写模块，所述逻辑 电平调节模块与电气时序控制单元连接，发送阻值调节参数以调节fc总线上 的电平；所述fC寄存器读写模块与电气时序控制单元连接，发送寄存器读写 命令以验证fC器件的寄存器读写是否正确。
4. 根据权利要求1所述的^C总线验证系统，其特征在于 所述测试单元包括逻辑电容调节模块和^C寄存器读写模块；所述逻辑电容调节模块与电气时序控制单元连接，发送电容调节参数以调节fc总线上 的电容；所述fC寄存器读写^f莫块与电气时序控制单元连接，发送寄存器读写 命令以验证fC器件的寄存器读写是否正确。
5. 根据权利要求2所述的I2C总线验证系统，其特征在于 所述测试单元还包括逻辑电平调节模块，所述逻辑电平调节模块与电气时序控制单元连接，发送阻值调节参数以调节12C总线上的电平。
6. 根据权利要求2所述的I2C总线验证系统，其特征在于所述测试单元还包括逻辑电容调节模块，所述逻辑电容调节模块与电气 时序控制单元连接，发送电容调节参数以调节I2C总线上的电容。
7. 根据权利要求1所述的fC总线验证系统，其特征在于所述测试单元包括与电气时序控制单元连接的逻辑电阻调节模块、逻辑 电平调节模块、逻辑电容调节模块和/或fC寄存器读写模块；所述逻辑电阻调节模块用于发送阻值调节参数以调节12 C总线上的电阻；所述逻辑电平调节模块用于发送阻值调节参数以调节fc总线上的电平；所述逻辑电容调节模块用于发送电容调节参数以调节fC总线上的电谷，所述fc寄存器读写模块用于发送寄存器读写命令以验证fc器件的寄存 器读写是否正确。
8. 根据权利要求l至7任一项所述的fC总线验证系统，其特征在于 所述信号控制单元包括时序控制模块、毛刺产生模块及fC控制模块；所述 时序控制模块电气时序控制单元连接，调整I2C总线上串行时钟线和串行数 据线的相位关系；所述毛刺产生模块与时序控制模块连接，在串行时钟线产 生符合fC规范的毛刺信号；所述fC控制模块与毛刺产生模块连接，实现 对fC器件寄存器的读写。
9. 一种fC总线验证方法，其特征在于，通过使用fC总线验证系统对fC 总线性能进行验证，所述^C总线验证系统包括测试单元、电气时序控制单元、 信号控制单元及fC器件；还包括步骤步骤S1、测试单元发送电气调节参数；步骤S2、电气时序控制单元接收电气调节参数，调整^C总线的电气性能参数，产生fC总线时序信号；步骤S3、信号控制单元调整fC总线时序信号，实现与I^器件的通信； 步骤S4、测试单元发送寄存器读写命令验证fC器件的寄存器读写是否正确，若验证正确，结束验证；若验证不正确，则返回步骤Sl,继续-验i正。
10. 根据权利要求9所述的fC总线验证方法，其特征在于 所述步骤S2中调整fC总线的电气性能参数包括对fC总线的电阻值、电平值和/或电容值的调节。
11. 根据权利要求9所述的fC总线验证方法，其特征在于所述步骤S4 进一步包括步骤步骤S41、测试单元发送寄存器单读写命令验证fC器件的寄存器读写是正确；步骤S42、测试单元发送寄存器批量读写命令验证^C器件的寄存器读写 是正确。
12. 根据权利要求ll所述的fC总线验证方法，其特征在于，所述步骤S41 进一步包括步骤步骤S411、测试单元发送寄存器单读写命令到电气时序控制单元； 步骤S412、信号控制单元在电气时序控制单元的控制下对fC器件的寄 存器进行单读写；步骤S413、测试单元判断fC器件的寄存器读写是否正确，如果寄存器 读写的值与设定的值相同，则读写正确，结束验证；如果寄存器读写的值与 设定的值不同，则读写错误，返回步骤S1，继续验证。
13. 根据权利要求ll所述的fC总线验证方法，其特征在于，所述步骤S42 进一步包括步骤步骤S421、测试单元发送寄存器批量读写命令到电气时序控制单元； 步骤S422、信号控制单元在电气时序控制单元的控制下对fC器件的寄存器进行批量读写；步骤S423、测试单元判断fC器件的寄存器读写是否正确，如果寄存器读写的值与设定的值相同，则读写正确，结束验证；如果寄存器读写的值与设定的值不同，则读写错误，返回步骤S1，继续验证。
全文摘要
本发明提供一种I²C总线验证系统，包括测试单元、电气时序控制单元、信号控制单元及I²C器件；本发明还提供一种I²C总线验证方法包括步骤步骤S1.测试单元发送电气调节参数；步骤S2.电气时序控制单元接收电气调节参数，调整I²C总线的电气性能参数，产生I²C总线时序信号；步骤S3.信号控制单元调整I²C总线时序信号，实现与I²C器件的通信；步骤S4.测试单元发送寄存器读写命令验证I²C器件的寄存器读写是否正确，若正确，结束验证；若不正确，则返回步骤S1，继续验证。本发明能有效验证I²C总线的电气和时序性能，从而为以后I²C总线设计性能的提升提供了重要依据。
文档编号G06F11/267GK101604277SQ20081010043
公开日2009年12月16日 申请日期2008年6月11日 优先权日2008年6月11日
发明者余志龙, 圳 张, 翔 张, 陈法军 申请人:比亚迪股份有限公司