多路信号发生器的制作方法

文档序号:6585267阅读:257来源:国知局
专利名称:多路信号发生器的制作方法
技术领域
本发明涉及一种多路信号发生器,特别涉及一种多个通道可以独立输出,也可以 耦合输出的多路信号发生器。
背景技术
信号发生器作为常见的激励源,已经被广泛的应用到科学研究以及工业工程领 域。当需要获得波形相同、频率相同、具有固定相位差的多路信号时,就需要使用多路信号 发生器。公开号为CN1831M1A的名称为“一种多路同步正弦信号发生器”的中国专利申请 公开说明书公开了一种多路信号发生器。请参照图1,该专利公开的多路信号发生器1包括 一个直接数字合成时钟源1、一个波形存储器2、一个接口控制电路3、一个控制器4和多个 数字模拟转换通道5。控制器4分别与直接数字合成时钟源1和接口控制电路3的输入端 相接,控制直接数字合成时钟源1产生频率可调的时钟信号,该时钟信号经过接口控制电 路3与多个数字模拟转换通道5相接,多个数字模拟转换通道5与接口控制电路3的输出 端相接,波形存储器2输出的波形经过接口控制电路3接至多个数字模拟转换通道5 ;在控 制器4的控制下,通过接口控制电路3控制多个数字模拟转换通道5中的数字模拟转换器, 依次、循环转换波形存储器2中存储的数据或数据的起始位置或整数抽取波形存储器2中 的数据。请参照图2,直接数字合成时钟源1由DDS芯片11、晶体振荡器12、控制器接口 13、 低通滤波器14和低通滤波器15组成,DDS芯片11可以采用ADI公司的系列DDS芯片,如 AD9852等,多路信号发生器1中采用AD9852,AD9852是合成频率可调时钟源的核心,晶体 振荡器12为AD9852提供参考时钟,控制器4通过控制器接口 13调节AD9852产生的时钟 频率,低通滤波器14和低通滤波器15用来滤掉AD9852输出信号的高次谐波,并将输出信 号连接到AD9852中集成的比较器的输入端,比较器的输出端产生多路信号发生器1所需要 的频率可调的时钟信号。请参照图3,接口控制电路3采用FPGA来实现,它包括时钟分 配电路6、波形数据缓存器7和波形存储器读写控制电路8,时钟分配电路6为多个数字模 拟转换通道5中的数字模拟转换器提供时钟信号,控制器4通过波形存储器读写控制电路 8读写波形存储器2中的数据,在控制器4的控制下,将波形存储器2中的数据经过波形数 据缓存器7输出到多个数字模拟转换通道5。该多路信号发生器1虽然能够实现多路信号的输出,但是却存在着以下问题1.由于多个数字模拟转换通道5都是从波形存储器2经过波形数据缓存器7读 取,因此多个数字模拟转换通道5只能输出同样的波形,例如只能同时输出正弦波;2.由于多路信号发生器1是利用直接数字合成时钟源1产生频率可变时钟信号, 硬件结构复杂,进而容易受到干扰;3.由于多路信号发生器1是利用直接数字合成时钟源1产生频率可变时钟信号, 再通过时钟分配电路6分配到多个数字模拟转换通道5,因此多个数字模拟转换通道5只能
4以同样的频率输出波形。4.多个数字模拟转换通道5之间并不是电气隔离的,在输出波形频率较高的情况 下,多个数字模拟转换通道5之间容易发生干扰,导致输出波形失真,很难达到高频要求。

发明内容
为了解决现有技术多路信号发生器多个通道之间电气不隔离的问题,本发明提供 一种多个通道之间隔离的多路信号发生器。一种多路信号发生器,包括一个具有时钟单元的控制系统、以及相互独立的一个 第一通道单元和一个第二通道单元,所述第一通道单元通过一个第一隔离单元连接到所述 控制系统,所述第二通道单元通过一个第二隔离单元连接到所述控制系统,所述第一通道 单元包括一个连接到所述第一隔离单元的第一状态控制端,所述第二通道单元包括一个连 接到所述第二隔离单元的第二状态控制端,所述控制系统包括一个连接到第一隔离单元和 第二隔离单元的同步控制端,在所述第一状态控制端输出一个第一状态信号、所述第二状 态控制端输出一个第二状态信号之后,所述控制系统的同步控制端输出一个同步输出信 号。本发明的多路信号发生器由于其第一通道单元和第二通道单元之间相互独立而 没有电气连接,第一通道单元与控制系统之间通过第一隔离单元连接,第二通道单元与控 制系统之间通过第二隔离单元连接,使得第一通道单元与第二通道单元之间的干扰较小, 通道单元与控制系统之间的干扰也较小,进而可以达到输出高频信号的要求的同时。又由 于设置了第一状态控制端、第二状态控制端以及同步控制端,使得在第一通道单元和第二 通道单元在电气隔离的情况下仍然能够实现较佳的同步输出。


图1是现有技术信号发生器的结构示意图。图2是图1所示现有技术信号发生器的直接数字合成时钟源1的结构示意图。图3是图1所示现有技术信号发生器的接口控制电路3的结构示意图。图4是本发明一较佳实施方式的多路信号发生器2的结构示意图。图5是图4所示多路信号发生器2的工作原理流程图。
具体实施例方式下面介绍本发明多路信号发生器的一较佳实施方式。请参考图4,本发明一较佳实施方式的多路信号发生器2包括一个控制系统20、两 个隔离单元271、272、相互独立的一个第一通道单元28和一个第二通道单元四。控制系统20包括一个控制单元21、一个波形存储单元22、一个暂存单元23、一个 显示单元对、一个输入单元25、一个接口单元沈和一个时钟单元27。控制单元21分别连 接到波形存储模块22、暂存单元23、显示单元M、输入单元25和接口单元沈,第一通道单元28包括一个波形处理单元观1、一个外部存储器282和一个数模转 换单元观3,波形处理单元281分别连接到外部存储器282和数模转换单元观3。波形处理 单元281具有一个内部存储器观5,内部存储器285和外部存储器282 —起构成波形处理单元观1的储存单元。第二通道单元四包括一个波形处理单元四1、一个外部存储器292和一个数模转 换单元四3,波形处理单元291分别连接到外部存储器22和数模转换单元四3。波形处理 单元291具有一个内部存储器四5,内部存储器295和外部存储器292 —起构成波形处理单 元的储存单元。接口单元沈分别连接到隔离单元271、272,时钟单元27的输出端被分成两路分别 连接到两个隔离单元271、272,隔离单元271连接到波形处理单元观1,隔离单元272连接 到波形处理单元四1。这样,使得控制单元21、时钟单元27和第一通道单元28之间的信号 需要经过隔离单元271的隔离,控制单元21、时钟单元27和第二通道单元四之间的信号需 要经过隔离单元272的隔离,而第一通道单元28与第二通道单元四之间没有电连接,即第 一通道单元观与第二通道单元四之间没有相连的同步信号线、时钟信号线等其他除隔离 单元271、272外直接连接第一通道单元观与第二通道单元四的线路,因此实现了第一通 道单元28与第二通道单元四的相互独立。第一波形处理单元281包括一个第一状态控制端287和一个第一同步接收端观8, 第一状态控制端287和第一同步接收端288分别连接到隔离单元271。第二波形处理单元 291包括一个第二状态控制端297和一个第二同步接收端四8。第二状态控制端297和第二 同步接收端298分别连接到隔离单元272。接口单元沈包括一个同步控制端沈1、一个第 一状态接收端263和一个第二状态接收端沈5,同步控制端被分为两路同时连接到隔离 单元271、272上,第一状态接收端263连接到隔离单元271,用于接收第一状态控制端287 输出的状态信号;第二状态接收端265连接到隔离单元272,用于接收第二状态控制端297 输出的状态信号。第一同步接收端288和第二同步接收端298用于接收同步控制端261输 出的同步信号。在本实施方式当中,控制单元21由DSP构成,波形存储单元22由闪存(FLASH)构 成,暂存单元23由SDRAM构成,显示单元M由液晶显示器(IXD)构成,输入单元25由键盘 构成,接口单元26由FPGA构成,时钟单元27由晶振构成,波形处理单元观1、四1由FPGA 构成,外部存储器观2、四2由DRAM构成,数模转换单元观3、四3由DAC构成,隔离单元271、 272由磁耦合器构成。波形存储单元22内存储着多路信号发生器2运行的各种程序以及各种波形数据, 该各种波形数据包括内建波形数据和用户编辑的任意波形数据。内建波形是指预先固定存 储在波形存储单元22中的常用波形,如正弦信号等。任意波形是指用户根据实际需要任意 编辑或者采集的波形,如模拟某一特殊状况下传感器输出的波形。暂存单元23作为多路信 号发生器2运行的各种程序的运行环境以及波形数据的暂存空间。控制单元21负责接收并解析输入单元25输入的指令信息、负责控制显示单元M 显示通道输出状态等信息、负责控制对波形存储单元22和暂存单元23进行数据读写、负责 将波形数据由数据总线269通过接口单元沈以及隔离单元271、272转送至第一、第二通 道单元观、29、以及负责根据该指令信息对第一、第二通道单元观、29的参数进行配置等工 作。接口单元沈用于将控制单元21发出的控制指令、传送的波形数据转送到被选择 输出的通道单元观、四上,并用于对第一、第二通道单元观、29的输出进行控制,如同步控制等。时钟单元27用于为第一、第二通道单元观、四提供参考时钟信号。隔离单元271、 272用于实现第一、第二通道单元观、四之间的相互独立以及电气隔离,还用于将模拟部分 的第一、第二通道单元观、29与数字部分的控制系统20之间进行隔离。内部存储器285和外部存储器282用于存储第一通道单元观将要或者正在输出 的波形的波形数据。波形处理单元281用于对参考时钟信号变频而产生第一时钟信号并输 出至数模转换单元观3,还用于按照第一时钟信号将内部存储器285或外部存储器282中的 波形数据发送给数模转换单元观3。数模转换单元283用于按照第一时钟信号将接收到的 波形数据进行数模转换,进而输出波形。内部存储器295和外部存储器292用于存储第二通道单元四将要或者正在输出 的波形的波形数据。波形处理单元291用于对参考时钟信号变频而产生第二时钟信号并输 出至数模转换单元四3,还用于按照第二时钟信号将内部存储器295或外部存储器292中的 波形数据发送给数模转换单元四3。数模转换单元293用于按照第二时钟信号将接收到的 波形数据进行数模转换,进而输出波形。下面具体介绍多路信号发生器2的工作原理。多路信号发生器2包括“单通道独立输出”、“多通道独立输出”、“多通道频率耦合 输出”以及“多通道频率和相位耦合输出”四种输出模式。其中,单通道独立输出是指一个 通道单元观或四单独的以任意频率输出任意波形;多通道独立输出是指多个通道单元观 和四以相同或者不同的频率独立互不关联的输出相同或者不相同的波形;多通道频率耦 合输出是指多个通道单元观和四以相同的频率和一定的相位差输出相同的波形;多通道 频率和相位耦合输出是指多个通道单元观和四以相同的频率和相同的相位输出相同的波 形,即相位差固定为零。可见,“单通道独立输出”和“多通道独立输出”由于不涉及两个通 道元28和四相位的问题,所以不需要对两个通道进行同步。而“多通道频率耦合输出”和 “多通道频率和相位耦合输出”由于都需要通道单元观和四具有固定的相位差,因此需要 保证两个通道同步输出。请一并参照图4和图5,多路信号发生器2工作时包括如下步骤步骤Sl 用户设置输出模式、选择通道、选择波形、设置波形参数等;用户通过输入单元25设置输出模式、选择通道、选择波形、设置波形参数。在本实 施例中,设置输出模式就是从单通道独立输出、多通道独立输出、多通道频率耦合输出以及 多通道频率和相位耦合输出中选择其中之一。选择通道就是在选择单通道独立输出下,需 要指定是第一通道单元观输出还是第二通道单元四输出;在其他输出模式下默认为两个 通道单元观、四均输出。选择波形就是从内建波形和用户编辑的任意波形中指定需要输出 的波形。设置波形参数就是设置需要输出波形的频率、幅值等具体的参数。步骤S2 判断是否为耦合输出?是则执行步骤S3,否则执行步骤S13 ;步骤S3-S7是用于控制第一通道单元28和第二通道单元四输出同步的步骤,因 此,控制单元21先行判断是否为耦合输出,如果是单通道独立输出或多通道独立输出,则 不需要对第一通道单元观和第二通道单元四进行同步控制,则执行步骤S13进行输出;如 果是多通道频率耦合输出或多通道频率和相位耦合输出,均需要对第一通道单元观和第 二通道单元四进行同步控制,则执行步骤S3。
步骤S3 各所选通道进行准备;控制单元21将用户选择的波形所对应的波形数据从波形存储单元22中读取出 来,经过暂存单元23缓存后,发送到第一通道单元观和第二通道单元四中所选的通道单 元。也就是说,如果在步骤Sl中,用户选择的是单通道独立输出,那么仅需要将波形数据发 送到第一通道单元观和第二通道单元四之中被选则输出的通道单元;如果用户选择的是 多通道独立输出,那么就需要将波形数据发送到第一通道单元28和第二通道单元四。而 且,如果第一通道单元28和第二通道单元四将要输出的波形相同,则发送到第一通道单元 28和第二通道单元四的波形数据相同;如果第一通道单元28和第二通道单元四将要输 出的波形不同,则发送到第一通道单元观和第二通道单元四的波形数据不同。在本实施例中,波形存储单元22中储存的波形数据的长度是固定的几个值即
16K、32K、64K......或64Μ个数据点,其中IK= 1024,IM = 1024Κ。由于外部存储器沘2、四2
容量较大但访问速度较慢,而内部存储器285、295容量较小但访问速度较快,所以本实施 例中设定一个长度为16Κ的预定长度,大于该预定长度1 个数据点的波形数据被存放到 外部存储器观2、四2,等于该预定长度16K个数据点的波形数据存放到内部存储器观5、四5 中。由于在本实施例中,外部存储器观2、四2由DRAM构成,在读取时DRAM需要进行刷 新等操作,因此读取速度会发生不一致的情况。因此为了获得更好的输出效果,如果准备输 出的波形数据的长度大于1 的,不仅将其存放在外部存储器观2、四2,波形处理单元观1、 291还将该波形数据中最先输出的一部分缓存到内部存储器观5、295中。这样,在输出波形 的时候,波形处理单元观1、四1可以直接从内部存储器观5、295中读取,与此同时不断从外 部存储器观2、四2向内部存储器观5、四5中补充缓存的波形数据。由于数据是从内部存储 器观5、四5中直接读取,因此可以保证两个通道以同样的速度读取波形数据。除此之外,在步骤S3中,控制单元21还对第一通道单元28和第二通道单元四中 所选的通道单元的频率、幅值等波形参数进行配置。步骤S4 各通道准备好后通知接口单元;由于外部存储器观2、292在读取时需要进行刷新等操作导致读取速度会发生不 一致等原因,第一通道单元观和第二通道单元四的准备时间很可能会发生不一样的情况。 因此,当该第一通道单元观准备好以后,波形处理单元的第一状态控制端287会向接 口单元沈发送一个第一状态信号以表示准备工作完成,接口单元沈的第一状态接收端263 会接收该第一状态信号。当该第二通道单元四准备好以后,波形处理单元观2的第二状态 控制端297会向接口单元沈发送一个第二状态信号以表示准备工作完成,接口单元沈的 第二状态接收端265会接受该第二状态信号。其中,所述的“准备好”是指第一通道单元观 或者第二通道单元四做好输出波形的准备,即波形数据已经被载入内部存储器观5、四5, 波形参数已经被配置完成等。在本实施例当中,该第一状态信号和第二状态信号为高电平, 该第一状态控制端287在非第一状态信号时段为低电平,该第二状态控制端297在非第二 状态信号时段为低电平。步骤S5 接口单元判断是否全部准备完毕;接口单元沈判断第一状态接收端263和第二状态接收端265是否已经全部收到 第一状态信号和第二状态信号,如果是,则执行步骤S6 ;如果否,则返回步骤S4。
步骤S6 接口单元同时给所有所选通道发出波形输出命令;接口单元沈的同步控制端输出一个同步输出信号,该同步输出信号被分成相 同的两路,一路经过隔离单元271送到第一波形处理单元观1,另一路经过隔离单元272送 到第二波形处理单元四1。第一波形处理单元的第一同步接收端288和第二波形处理 单元的第二同步接收端四8同时接收同步输出信号,同时开始从内部存储器观5、四5 中读取数据并送至数模转换单元观3、四3进行数模转换,保证了第一通道单元观和第二通 道单元四输出波形的同步输出,即耦合输出。在本实施例中,该同步输出信号为高电平,该 同步控制端261在非同步输出信号时段为低电平。步骤S7 所选通道按照各自的波形参数输出波形。波形处理单元对时钟单元27提供的参考时钟信号变频而产生第一时钟信号, 并将该第一时钟信号输出至数模转换单元观3。同时,波形处理单元还按照第一时钟信 号将内部存储器观5中的波形数据发送给数模转换单元观3。数模转换单元283按照第一 时钟信号将接收到的波形数据进行数模转换,进而输出波形。波形处理单元282对时钟单元27提供的参考时钟信号变频而产生第二时钟信号, 并将该第一时钟信号输出至数模转换单元观3。同时,波形处理单元还按照第一时钟信 号将内部存储器观5中的波形数据发送给数模转换单元观3。数模转换单元283按照第一 时钟信号将接收到的波形数据进行数模转换,进而输出波形。步骤S13 各所选通道进行准备,准备好的通道立即输出波形;上已详述,此时是单通道独立输出或多通道独立输出的情况,所以不需要同步。各 所选通道按照步骤4的方法进行准备,准备好的通道立即可以按照步骤S7的方法输出波形 了。作为另外的实施例,该第一状态信号和第二状态信号为低电平,该第一状态控制 端287在非第一状态信号时段为高电平,该第二状态控制端297在非第二状态信号时段为 高电平。作为另外的实施例,该同步输出信号为低电平,该同步控制端261在非同步输出 信号时段为高电平。作为另外的实施例,该第一状态信号、第二状态信号、同步输出信号还可以是脉冲 信号、脉宽信号、写存储器标志位信号等。作为另外的实施例,控制单元21还可以是单片机、MCU、ARM、CPU等微处理器。波 形存储单元22还可以是EEPROM等非易失性存储器。暂存单元23还可以是DRAM等。显示 单元M还可以是等离子显示屏、LED显示屏、电润湿显示屏(EWD)等。输入单元25还可以 是触摸屏、遥控器、鼠标或者用于远程控制的通信接口等。接口单元沈还可以由CPLD等可 编程逻辑器件实现。波形处理单元观1、291还可以由CPLD等可编程逻辑器件实现。外部 存储器观2、四2还可以为SRAM。隔离单元271、272还可以为光耦合器、触发器、逻辑门等隔 尚器件ο作为另外的实施例,多路信号发生器2的通道并不限于2个,可以是2个以上的多 个通道。例如,多路信号发生器2可以具有4个通道,这时仅需要使多路信号发生器2包括 四个通道单元。本发明的多路信号发生器2的第一通道单元28和第二通道单元四之间相互独立
9而没有电气连接,第一通道单元观与控制系统20之间通过隔离单元271连接,第二通道单 元四与控制系统20之间通过隔离单元272连接,使得第一通道单元28与第二通道单元四 之间的干扰较小,通道单元观、29与控制系统20之间的干扰也较小,进而可以达到输出高 频信号的要求。又由于设置了第一状态控制端观7、第二状态控制端四7以及同步控制端 261,使得在第一通道单元观和第二通道单元四在电气隔离的情况下仍然能够实现较佳的 同步输出。 另外,本发明的多路信号发生器2的第一通道单元观具有波形处理单元281和与 之相连的存储单元,第二通道单元四具有波形处理单元291和与之相连的存储单元,每个 通道可以将要输出的波形所对应的波形数据可以存放在存储单元中,然后由波形处理单元 281,291控制读出波形数据进行数模转换,因此可以在多个通道输出相同或者不同的波形。 波形处理单元281、291将时钟单元27提供的参考时钟进行变频来为获得每个通道所需要 频率的时钟信号,因此可以方便的让多个通道以相同或者不同的频率输出波形,同时还可 以省去直接数字合成时钟源的使用。
权利要求
1.一种多路信号发生器,其包括一个具有时钟单元的控制系统、以及相互独立的一个第一通道单元和一个第二通道单元,其特征在于所述第一通道单元通过一个第一隔离单元连接到所述控制系统,所述第二通道单元通过一个第二隔离单元连接到所述控制系统,所述第一通道单元包括一个连接到所述第一隔离单元的第一状态控制端,所述第二通道单元包括一个连接到所述第二隔离单元的第二状态控制端,所述控制系统包括一个连接到第一隔离单元和第二隔离单元的同步控制端,在所述第一状态控制端输出一个第一状态信号、所述第二状态控制端输出一个第二状 态信号之后,所述控制系统的同步控制端输出一个同步输出信号。
2.根据权利要求1所述的多路信号发生器,其特征在于所述第一通道单元在做好输 出准备之后输出所述第一状态信号,所述第二通道单元在做好输出准备之后输出所述第二 状态信号。
3.根据权利要求1所述的多路信号发生器,其特征在于所述第一状态信号和第二状 态信号为高电平或者低电平,所述控制信号为高电平或者低电平。
4.根据权利要求1所述的多路信号发生器,其特征在于所述控制系统包括一个控制 单元、一个与所述控制单元相连接的波形存储单元、一个时钟单元和一个与所述控制单元、 时钟单元相连接的接口单元,所述同步控制端位于所述接口单元,所述第一通道单元包括 一个第一波形处理单元、一个与所述第一波形处理单元相连的第一数模转换单元和一个与 所述第一波形处理单元相连的第一存储单元,所述第二通道单元包括一个第二波形处理单 元、一个与所述第二波形处理单元相连的第二数模转换单元和一个与所述第二波形处理单 元相连的第二存储单元,所述第一状态控制端位于所述第一波形处理单元,所述第二状态 控制端位于所述第二波形处理单元。
5.根据权利要求4所述的多路信号发生器,其特征在于所述波形存储单元用于存储 多种波形所对应的波形数据,所述第一存储单元用于存储一个第一波形数据,所述第二存 储单元用于存储一个第二波形数据,所述第一波形数据和第二波形数据来自所述波形存储 单元,所述第一波形处理单元与第二波形处理单元收到同步输出信号后,所述第一波形处 理单元输出所述第一波形数据的同时所述第二波形处理单元输出所述第二波形数据。
6.根据权利要求5所述的多路信号发生器,其特征在于所述时钟单元产生一个参考 时钟信号,所述第一波形处理单元根据所述参考时钟信号变频得到所述第一时钟信号,所 述第二波形处理单元根据所述参考时钟信号变频得到所述第二时钟信号,所述第一波形处 理装置输出所述第一时钟信号和所述第一波形数据至所述第一数模转换单元,所述第二波 形处理装置输出所述第二时钟信号和所述第二波形数据至所述第二数模转换单元,所述第 一数模转换单元用于根据所述第一时钟信号将所述第一波形数据转换为第一波形信号,所 述第二数模转换单元用于根据所述第二时钟信号将所述第二波形数据转换为第二波形信 号。
7.根据权利要求6所述的多路信号发生器,其特征在于所述第一存储单元包括一个 第一内部存储器和一个第一外部存储器,所述第二存储单元包括一个第一内部存储器和一个第二外部存储器,所述第一波形数据如果大于一个预定长度,则存储在第一外部存储器 中,所述第一波形数据如果小于所述预定长度,则存储在第一内部存储器中,所述第二波形 数据如果大于所述预定长度,则存储在第二外部存储器中,所述第二波形数据如果小于所 述预定长度,则存储在第二内部存储器中。
8.根据权利要求7所述的多路信号发生器,其特征在于如果所述第一波形数据大于 一个预定长度,所述第一波形处理单元还将所述第一外部存储器中的第一波形数据的一部 分载入到第一内部存储器中;所述第二波形处理单元向还将所述第二外部存储器中的第二 波形数据的一部分载入到第二内部存储器中。
9.根据权利要求1所述的多路信号发生器,其特征在于所述第一波形处理单元和第 二波形处理单元为FPGA、CPLD等可编程逻辑器件中的一种。
10.根据权利要求1所述的多路信号发生器,其特征在于所述第一隔离单元和第二隔 离单元包括磁耦合器。
全文摘要
本发明公开了一种多路信号发生器,其包括一个具有时钟单元27的控制系统20、以及相互独立的一个第一通道单元28和一个第二通道单元29,第一通道单元28通过一个第一隔离单元271连接到控制系统20,第二通道单元29通过一个第二隔离单元272连接到控制系统20,第一通道单元28包括一个连接到第一隔离单元271的第一状态控制端287,第二通道单元29包括一个连接到第二隔离单元272的第二状态控制端297,控制系统20包括一个连接到第一隔离单元271和第二隔离单元272的同步控制端261,在第一状态控制端287输出一个第一状态信号、第二状态控制端297输出一个第二状态信号之后,同步控制端261输出一个同步输出信号。本发明多路信号发生器多个通道之间电气隔离,可以达到高频输出的要求。
文档编号G06F1/02GK102109874SQ200910243139
公开日2011年6月29日 申请日期2009年12月28日 优先权日2009年12月28日
发明者李维森, 王悦, 王铁军 申请人:北京普源精电科技有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1