专利名称：并口测试装置的制作方法
技术领域：
本发明涉及一种测试并口的装置，特别涉及一种测试电脑主板上的并口的装置。
背景技术：
目前，电脑主板上大都配有并行接口(简称并口)，此并行接口为包括25个引脚 的D型接口，可以连接打印机、扫描仪等电子设备。电脑主板在工业制造过程中均需要 进行并口测试。现有的并口测试大都采用回路治具进行测试，这种回路治具的结构一般 比较复杂、成本也比较高，并且在测试过程中往往会出现并口上的某些信号引脚没有办 法进行测试，这样就会出现并口上的某些信号引脚脱落但仍能测试通过的现象，从而使 得并口测试的覆盖率低。
发明内容
鉴于以上内容，有必要提供一种并口测试装置，可对并口的所有引脚进行全面 测试，并且结构简单、成本低。一种并口测试装置，用于测试一电脑上的并口，所述并口测试装置包括与所述 并口对应插接的一接口、一译码器、第一及第二驱动缓冲器及一电开关，所述接口包括 状态输入引脚、控制输出引脚、数据引脚及接地引脚，所述接口的数据引脚与所述第一 驱动缓冲器的输入端相连，所述接口的接地引脚通过所述电开关与所述驱动缓冲器的输 入端相连，所述接口的状态输入引脚分别与所述第一及第二驱动缓冲器的输出端连接， 所述接口的控制输出引脚连接所述译码器的输入端，所述译码器的输出端连接所述第一 及第二驱动缓冲器的输入端，所述电脑依次通过所述并口及接口的控制输出引脚向所述 译码器发送控制信号选通所述第一驱动缓冲器，所述电脑通过所述并口及接口的数据引 脚分别输出数据给所述第一驱动缓冲器，所述第一驱动缓冲器将数据输出给所述接口的 状态输入引脚，所述电脑通过接口的状态输入引脚在并口处接收的第一驱动缓冲器输出 的数据正确与否就可判断所述状态输入引脚、控制输出引脚及数据引脚是否工作正常， 所述电脑还依次通过所述并口、接口的控制输出引脚向所述译码器发送控制信号选通所 述第二驱动缓冲器，在所述并口的接地引脚工作正常时，所述电开关截止，所述并口的 接地引脚存在问题时，所述电开关导通，所述第二驱动缓冲器根据所述电开关的状态输 出数据给所述并口及接口的状态输入引脚，所述电脑在所述并口的状态输入引脚处接收 所述第二驱动缓冲器输出的数据正确与否就可判断所述并口的接地引脚是否工作正常。本发明并口测试装置与所述并口相连的电脑通过并口的控制输出引脚向所述译 码器发送控制信号依次选通所述第一及第二驱动缓冲器，所述电脑通过所述并口的数据 引脚分别输出数据给所述第一驱动缓冲器，所述电脑在状态输入引脚接收的数据正确与 否就可判断所述状态输入引脚、控制输出引脚、数据引脚及接地引脚是否工作正常。本 发明并口测试装置可对并口的所有引脚进行全面测试，并且结构简单、成本低。
图1是本发明并口测试装置的较佳实施方式的框图。图2A是图1的3-8译码器与两个驱动缓冲器相连的电路图。图2B是图1的电开关的电路图。图2C是图1的接口的电路图。
具体实施例方式请参考图1，本发明并口测试装置可对一电脑上的并口(未示出)的所有引脚进 行测试以判断所有引脚是否能够正常工作，其较佳实施方式包括与所述并口对应插接的 一接口 LPT1、一译码器例如3-8译码器U2、两个驱动缓冲器Ul、U3及一电开关SW。 所述电脑上的并口可以连接打印机、扫描仪等电子设备。所述电脑上的并口的引脚分 为四部分，其分别为状态输入引脚、控制输出引脚、数据引脚及接地引脚，则所述接口 LPTl的引脚对应于所述电脑上的并口的引脚也分为四部分，其分别为状态输入引脚2、 控制输出引脚3、数据引脚4及接地引脚5，所述接口 LPTl的数据引脚4与所述驱动缓 冲器Ul的输入端相连，所述接口 LPTl的接地引脚5通过电开关SW与所述驱动缓冲器 U3的输入端相连，所述接口 LPTl的状态输入引脚2分别与所述驱动缓冲器Ul、U3的 输出端对应连接，所述接口 LPTl的控制输出引脚3连接所述3-8译码器U2的输入端。 所述3-8译码器U2的输出端连接所述驱动缓冲器Ul、U3的输入端。测试时，所述电 脑依次通过并口、接口 LPTl的控制输出引脚3向3-8译码器发送控制信号选通驱动缓冲 器U1，电脑通过并口、接口 LPTl的数据引脚4输出数据给驱动缓冲器U1，驱动缓冲器 Ul将数据输出给接口 LPTl的状态输入引脚2，电脑通过接口 LPTl的状态输入引脚2在 并口处接收驱动缓冲器Ul输出的数据正确与否就可判断与接口 LPTl的状态输入引脚2、 控制输出引脚3、数据引脚4相连的并口的相应状态输入引脚、控制输出引脚及数据引脚 是否工作正常，电脑再依次通过并口、接口 LPTl的控制输出引脚3向3-8译码器发送控 制信号选通驱动缓冲器U3，在与接口 LPTl的接地引脚5相连的并口的接地引脚工作正常 时，电开关SW截止，在与接口 LPTl的接地引脚5相连的并口的接地引脚存在问题时， 电开关SW导通，驱动缓冲器U3根据电开关SW的状态输出数据给接口 LPTl的状态输 入引脚2，电脑通过接口 LPTl的状态输入引脚2在并口处接收驱动缓冲器U3输出的数据 正确与否就可判断与接口 LPTl的接地引脚5相连的并口的接地引脚是否工作正常。请共同参考图2A至图2C，电开关包括8个场效应管Q1-Q8，并口测试装置还包 括3个滤波元件如电容C1-C3及17个电阻R1-R17，所述接口 LPTl为包括25个引脚及 两个外壳接地端MH1、MH2且与并口相配合的D型接口，此25个引脚分别为与并口的 25个引脚——对应的8个数据引脚Data0-Data7、8个接地引脚GndO_Gnd7、4个控制输 出引脚(自动换行控制引脚nAuto、初始化控制引脚!!initialize、选择控制引脚nSelect、选 通控制引脚nStrobe)及5个状态输入引脚(错误状态引脚nError、确认状态引脚nAck、 缺纸状态引脚Paper-Out、选择输入状态引脚Select、忙状态引脚Busy)。在本实施方式 中场效应管 Q1-Q8 为 NMOS (N-channel MetalOxide Semiconductor, N 沟道金属氧化物半 导体)型场效应管，在其他实施方式中，8个电开关也可以为其它类型如NPN型三极管等，所述3个滤波元件也可以根据实际需要省去。所述3-8译码器U2包括电源端VCC2、接地端GND2、3个使能端1丨、E2 及E3、三个输入端AO、Al及A2、8个输出端 0— 7。所述驱动缓冲器Ul包括电源 端VCC1、接地端GND1、2个使能端1^1、2 51、8个输入端1Α0、IAU 1Α2、1Α3、 2Α0、2Α1、2Α2 及 2Α3、8 个输出端 1Υ0、IYU 1Υ2、1Υ3、2Υ0、2Υ1、2Υ2 及 2Υ3。 所述驱动缓冲器U3包括电源端VCC3、接地端GND3、2个使能端3 δ 、4δ1、8个输 入端 3Α0、3Α1、3Α2、3A3, 4Α0、4Α1、4Α2 及 4Α3、8 个输出端 3Υ0、3Υ1、3Υ2、 3Υ3、4Υ0、4Υ1、4Υ2 及 4Υ3。所述3-8译码器U2的电源端VCC2连接一电源Ρ1，还通过电容Cl接地，接地 端GND2接地，使能端Si、S2通过电阻Rl接地，使能端Ε3连接接口 LPTl的选通控制 引脚nStrobe，三个输入端AO、Al及A2分别对应连接接口 LPTl的自动换行控制引脚 nAuto>初始化控制引脚!!initialize及选择控制引脚nSelect。输出端 0及 I分别对应连 接驱动缓冲器Ui的使能端151及2 δ ，输出端72及73分别对应连接驱动缓冲器U3的使 能端3面及4δ1，输出端？4连接接口 LPTl的忙状态引脚Busy，输出端 5— 7:空接。所述驱动缓冲器Ul的电源端VCCl连接电源Pl，还通过电容C2接地，接地端 GNDl接地，8个输入端1Α0、IAU 1Α2、1Α3、2Α0、2Α1、2Α2及2Α3分别对应连接 接口 LPTl的8个数据引脚Data0-Data7，输出端1Y0、IYU 1Y2及1Y3分别与输出端 2Y0、2Y1、2Y2及2Y3对应连接，还分别与接口 LPTl的错误状态引脚nError、确认状态 弓I脚nAck、缺纸状态弓I脚Paper-Out及选择输入状态弓I脚Select对应连接。所述驱动缓冲器U3的电源端VCC3连接电源P1，还通过电容C3接地，接地端 GND3接地，8个输入端3A0、3A1、3A2、3A3, 4AO, 4A1、4A2及4A3分别对应连接 场效应管Q1-Q8的漏极，输出端3Y0、3Y1、3Y2及3Y3分别与输出端4Y0、4Y1、4Y2 及4Y3对应连接，还分别与接口 LPTl的错误状态引脚nError、确认状态引脚nAck、缺 纸状态引脚Paper-Out、选择输入状态引脚Select对应连接。接口 LPTl的8个接地引脚 Gnd0-Gnd7分别对应连接场效应管Q1-Q8的栅极，场效应管Q1-Q8的源极均接地，场效 应管Q1-Q8的漏极还分别通过电阻R2-R9与电源Pl相连，场效应管Q1-Q8的栅极还分 别通过电阻R10-R17与电源Pl相连，所述接口 LPTl的两个外壳接地端MHl、MH2接 地。下面详细介绍本发明并口测试装置对并口的所有引脚进行测试以判断所有引脚 是否能够正常工作的过程对与接口 LPTl的数据引脚Data0-Data7相连的并口的相应数据引脚及与接口 LPTl的5个状态输入引脚相连的并口的相应状态输入引脚的测试过程如下首先电脑依 次通过并口、接口 LPTl的选通控制引脚nStrobe输出一高电平，如逻辑“1”给3_8译码 器U2的使能端E3以使3-8译码器U2开始工作，电脑再通过并口、接口 LPTl的自动换 行控制引脚nAuto、初始化控制引脚ninitialize、选择控制引脚nSelect输出低电平，如逻 辑“0”分别传送到3-8译码器U2的三个输入端AO、Al及A2，使得3_8译码器U2的 输出端 0为低电平以选通低电平有效的驱动缓冲器Ul的第一组通道(驱动缓冲器Ul的 输入端1A0、IAU 1A2及1A3)，电脑再发送一数据如“1111”，通过并口、接口 LPTl的数据引脚DataO-Datd分别按位给驱动缓冲器Ul的输入端1A0、IAU 1A2及1A3， 驱动缓冲器Ul的输出端1Y0、IYU 1Y2及1Y3会将数据“1111”输出，电脑通过接 口 LPTl的错误状态引脚nError、确认状态引脚nAck、缺纸状态引脚Paper-Out、选择输 入状态引脚Select在并口的相应状态输入引脚处接收数据，若能够接收到数据，则表示与 接口 LPTl的4个控制输出引脚即自动换行控制引脚nAuto、初始化控制引脚ninitialize、 选择控制引脚nSelect及选通控制引脚nStrobe相连的并口的相应状态输入引脚均能够正常 工作。若接收的数据为“1111”，则表示与接口 LPTl的数据引脚DataO-Datd对应相 连的并口的数据引脚及与接口 LPTl的错误状态引脚nError、确认状态引脚nAck、缺纸状 态引脚Paper-Out及选择输入状态引脚Select对应相连的并口的相应状态输入引脚均能够 正常工作。若接收到数据为“1110”，则表示与接口 LPTl的数据引脚DataO-Datd或 错误状态引脚nError、确认状态引脚nAck、缺纸状态引脚Paper-Out及选择输入状态引脚 Select对应相连的并口的相应状态输入引脚有问题，则接下来需判断是并口的数据引脚还 是并口的相应状态输入引脚有问题。然后电脑再通过并口、接口 LPTl的自动换行控制引脚nAuto、初始化控制引脚 ninitialize、选择控制引脚nSelect输出逻辑“100”依次按位传送到3-8译码器U2的三 个输入端AO、Al及A2，使得3-8译码器U2的输出端7丨为低电平以选通驱动缓冲器Ul 的第二组通道(驱动缓冲器Ul的输入端2A0、2A1、2A2及2A3)，电脑再发送一数据如 “1111”，通过并口、接口 LPTl的数据引脚Data4-Data7分别按位给驱动缓冲器Ul的
输入端2A0、2A1、2A2及2A3，驱动缓冲器Ul的输出端2Y0、2Y1、2Y2及2Y3会将数 据“1111”输出，电脑通过接口 LPTl的错误状态引脚nError、确认状态引脚nAck、缺 纸状态引脚Paper-Out及选择输入状态引脚Select分别在并口的相应状态输入引脚处接收 数据，若接收的数据为“1111”，则表示与接口 LPTl的数据引脚DataO-DatC相连的并 口的相应数据引脚存在问题即与接口 LPTl的数据引脚Data3相连的并口的数据引脚存在 问题。若接收到的数据为“1110”则表示与接口 LPTl的错误状态引脚nError、确认状 态引脚nAck、缺纸状态引脚Paper-Out及选择输入状态引脚Select对应相连的并口的相应 状态输入引脚存在问题即与接口 LPTl的选择输入状态引脚Select相连的并口的选择输入 状态引脚存在问题。对与接口 LPTl的忙状态引脚Busy相连的并口的忙状态引脚的测试过程如下 电脑通过并口、接口 LPTl的自动换行控制引脚nAuto、初始化控制引脚ninitialize、选择 控制引脚nSelect输出逻辑“001”依次按位传送到3-8译码器U2的三个输入端AO、Al 及A2，使得3-8译码器U2的输出端 4为低电平，如逻辑“0”，电脑通过接口 LPTl的 忙状态引脚Busy在并口的相应引脚处接收数据，若接收的数据为“0”，则表示与接口 LPTl的忙状态引脚Busy相连的并口的忙状态引脚能够正常工作。若接收不到数据则表 示与接口 LPTl的忙状态引脚Busy相连的并口的忙状态引脚存在问题。若与接口 LPTl的错误状态引脚nError、确认状态引脚nAck、缺纸状态引脚 Paper-Out、选择输入状态引脚Select相连的并口的选择输入状态引脚工作正常，则对 与接口 LPTl的接地引脚Gnd0-Gnd7相连的并口的接地引脚的测试过程如下若与接 口 LPTl的的接地引脚Gnd0-Gnd7相连的并口的接地引脚均正常，则场效应管Q1-Q8 截止，场效应管Q1-Q8的漏极为高电平，如逻辑“1”，电脑通过并口、接口 LPTl的自动换行控制引脚nAuto、初始化控制引脚!!initialize及选择控制引脚nSelect输出逻辑 “010”依次按位传送到3-8译码器U2的三个输入端AO、Al及A2，使得3_8译码器 U2的输出端 2为低电平以选通驱动缓冲器U3的第一组通道(驱动缓冲器U3的输入端 3Α0、3Α1、3Α2及3Α3)，驱动缓冲器Ul的输出端2Υ0、2Υ1、2Υ2及2Υ3会将数据 “1111”输出，电脑通过接口 LPTl的错误状态引脚nError、确认状态引脚nAck、缺纸 状态引脚Paper-Out、选择输入状态引脚Select端分别在并口的相应引脚处接收数据，若 接收的数据为“1110”，则表示场效应管Q1-Q4导通，判断为与接口 LPTl的接地引脚 Gnd0-Gnd3相连的并口的相应接地引脚存在问题。若接收的数据为“1111”，则表示与 接口 LPTl的接地引脚Gnd0-Gnd3相连的并口的相应接地引脚正常。电脑通过并口、接 口 LPTl的自动换行控制引脚nAuto、初始化控制引脚nlnitialize及选择控制引脚nSelect 输出逻辑“110”依次按位传送到3-8译码器U2的三个输入端AO、Al及A2，使得3_8 译码器U2的输出端 3为低电平以选通驱动缓冲器U3的第二组通道(驱动缓冲器U3的 输入端4A0、4A1、4A2及4A3)，驱动缓冲器U3的输出端4Y0、4Y1、4Y2及4Y3会将 数据“1111”输出，电脑通过接口 LPTl的错误状态引脚nError、确认状态引脚nAck、 缺纸状态引脚Paper-Out及选择输入状态引脚Select分别在并口的相应引脚处接收数据， 若接收的数据为“1110”，则表示场效应管Q8导通，判断为与接口 LPTl的接地引脚 Gnd4-Gnd7相连的并口的相应接地引脚存在问题，若接收的数据为“1111”，则表示与 接口 LPTl的接地引脚Gnd4-Gnd7相连的并口的相应接地引脚正常。若上述测试过程，电脑通过接口 LPTl的错误状态引脚nError、确认状态引 脚nAck、缺纸状态引脚Paper-Out及选择输入状态引脚Select在并口的相应引脚处均 接收不到数据，则说明U2、Ul及U3均没有工作，即U2、Ul及U3的使能端E3、 lOE, 2 OE, 3 OE, 没有被有效控制，则判断为与接口 LPTl的4个控制输出引脚即 自动换行控制引脚nAuto、初始化控制引脚nlnitialize、选择控制引脚nSelect及选通控制 引脚nStrobe相连的并口的相应控制输出引脚存在问题。本发明并口测试装置可方便快捷的对并口的所有引脚进行全面的测试以判断所 有引脚是否能够正常工作，并且结构简单、成本低。
权利要求
1.一种并口测试装置，用于测试一电脑上的并口，所述并口测试装置包括与所述并 口对应插接的一接口、一译码器、第一及第二驱动缓冲器及一电开关，所述接口包括状 态输入引脚、控制输出引脚、数据引脚及接地引脚，所述接口的数据引脚与所述第一驱 动缓冲器的输入端相连，所述接口的接地引脚通过所述电开关与所述驱动缓冲器的输入 端相连，所述接口的状态输入引脚分别与所述第一及第二驱动缓冲器的输出端连接，所 述接口的控制输出引脚连接所述译码器的输入端，所述译码器的输出端连接所述第一及 第二驱动缓冲器的输入端，所述电脑依次通过所述并口及接口的控制输出引脚向所述译 码器发送控制信号选通所述第一驱动缓冲器，所述电脑通过所述并口及接口的数据引脚 分别输出数据给所述第一驱动缓冲器，所述第一驱动缓冲器将数据输出给所述接口的状 态输入引脚，所述电脑通过接口的状态输入引脚在并口处接收的第一驱动缓冲器输出的 数据正确与否就可判断所述状态输入引脚、控制输出引脚及数据引脚是否工作正常，所 述电脑还依次通过所述并口、接口的控制输出引脚向所述译码器发送控制信号选通所述 第二驱动缓冲器，在所述并口的接地引脚工作正常时，所述电开关截止，所述并口的接 地引脚存在问题时，所述电开关导通，所述第二驱动缓冲器根据所述电开关的状态输出 数据给所述并口及接口的状态输入引脚，所述电脑在所述并口的状态输入引脚处接收所 述第二驱动缓冲器输出的数据正确与否就可判断所述并口的接地引脚是否工作正常。
2.如权利要求1所述的并口测试装置，其特征在于所述译码器为一3-8译码器，所 述3-8译码器包括一电源端、一接地端、第一至第三使能端、第一至第三输入端、第一 至第八输出端，所述3-8译码器的电源端连接一电源，所述接地端接地，所述第一及第 二使能端通过一电阻接地，所述第三使能端连接所述接口的选通控制引脚，所述第一至 第三输入端分别对应连接所述接口的自动换行控制引脚、初始化控制引脚及选择控制引 脚，所述第一及第二输出端连接所述第一驱动缓冲器，所述第三及第四输出端连接所述 第二驱动缓冲器，所述第五输出端连接所述接口的忙状态引脚，所述第六至第八输出端 空接。
3.如权利要求1所述的并口测试装置，其特征在于所述第一驱动缓冲器包括一 电源端、一接地端、第一及第二使能端、第一至第八输入端、第一至第八输出端，所述 驱动缓冲器的电源端连接一电源，所述接地端接地，第一及第二使能端与所述译码器相 连，所述第一至第八输入端分别对应连接所述接口的8个数据引脚，所述第一至第四输 出端与所述第五至第八输出端对应连接，还与所述接口的错误状态引脚、确认状态引 脚、缺纸状态引脚及选择输入状态引脚对应连接。
4.如权利要求1所述的并口测试装置，其特征在于所述电开关包括第一至第八 场效应管，所述第二驱动缓冲器包括一电源端、一接地端、第一及第二使能端、第一至 第八输入端、第一至第八输出端，所述第二驱动缓冲器的电源端连接一电源，所述接地 端接地，第一及第二使能端与所述译码器相连，所述第一至第八输入端分别对应连接所 述第一至第八场效应管的漏极，所述第一至第四输出端与所述第五至第八输出端对应连 接，还与所述接口的错误状态引脚、确认状态引脚、缺纸状态引脚、选择输入状态引脚 对应连接，所述接口的8个接地引脚分别对应连接所述第一至第八场效应管的栅极，所 述第一至第八场效应管的源极均接地，所述第一至第八场效应管的漏极还分别通过一 电阻与所述电源相连，所述第一至第八场效应管的栅极还分别通过一电阻与所述电源相连。
5.如权利要求1所述的并口测试装置，其特征在于所述场效应管为NMOS型场效应管。
全文摘要
一种并口测试装置，用于测试一电脑上的并口，所述并口测试装置包括与所述并口对应插接的一接口、一译码器、第一及第二驱动缓冲器及一电开关，所述接口包括状态输入引脚、控制输出引脚、数据引脚及接地引脚，所述接口的数据引脚与所述第一驱动缓冲器的输入端相连，所述接口的接地引脚通过所述电开关与所述驱动缓冲器的输入端相连，所述接口的状态输入引脚分别与所述第一及第二驱动缓冲器的输出端连接，所述接口的控制输出引脚连接所述译码器的输入端，所述译码器的输出端连接所述第一及第二驱动缓冲器的输入端。本发明并口测试装置可对并口的所有引脚进行全面测试。
文档编号G06F11/26GK102023913SQ20091030684
公开日2011年4月20日 申请日期2009年9月10日 优先权日2009年9月10日
发明者丛卫东 申请人:鸿富锦精密工业(深圳)有限公司, 鸿海精密工业股份有限公司