压缩型电路仿真输出的制作方法

专利名称：压缩型电路仿真输出的制作方法
技术领域：
本发明的实施例涉及电路仿真器。具体而言，本发明的实施例 涉及 一 种用于减少电路仿真输出文件的大小的方法和装置。
背景技术：
在设计电路期间例行使用仿真。为了有助于调试电路设计，电 路仿真器经常将用于设计参数的仿真值或者波形导出到可以随后由 后处理工具和/或调试工具^f吏用的外部文件。
现有电路仿真器的 一 个问题在于它们通常将所有仿真值或者 波形导出到外部文件。因而，外部文件的大小可能很大，这会不利 地影响性能(比如电路仿真时间)并且增加与仿真关联的开销。
因此，需要一种在实现仿真结果后处理和/或电路调试之时减 少外部文件的大小而无上述问题的装置和技术。

发明内容
本发明的 一 个实施例提供 一 种用于对电路进行仿真的计算机 系统。在仿真的第一模式期间，计算机系统在文件中存储与电路的 一部分关联的主要信号和在主要信号与辅助信号之间的电路关系， 其中主要信号独立于电路的部分中的门输出，并且辅助信号由电路 的部分中的门驱动。另外，在仿真的第二模式期间，计算机系统将 信号之间附加关系的动态改变存储到文件，其中信号可以包括主要 信号、辅助信号或者二者。
在一些实施例中，动态改变包括事件，该事件指示附加关系的
时间转变。这些事件可以与调试应用相关联。例如，事件可以包括 强制至少一个信号具有预定波形(比如固定值)和/或中断强制至少一个信号具有预定值。此外，事件可以包括将信号设置成彼此相同 和/或中断将信号设置成彼此相同
在 一 些实施例中，计算机系统针对不同于附加关系有改变时的 时间基于存储到文件的主要信号和电路关系中的 一项或者多项来生 成辅助信号之一。例如，生成辅助信号可以涉及到使用优先级排队 来评估电路关系。注意，可以在完成仿真之后生成辅助信号。另外 注意，可以使用与用来^丸行仿真的应用分离的应用来生成辅助信号。
在一些实施例中，电路关系包括电路的部分中的门电路拓朴。 另外，电路的部分中的至少一个门可以具有关联延迟。
在一些实施例中，第一模式有助于相对于在文件包括主要信号 和辅助信号时的大小而言减少文件的大小。另外，第一模式可以有 助于进行比在主要信号和辅助信号被存储到文件时更快的仿真。
在一些实施例中，仿真包括Verilog仿真。另外，仿真可以包 括对用超高速集成电路硬件描述语言(P7ffi^ )指定的电路进行仿真。
在一些实施例中，电^各的部分包括整个电路。
另 一实施例提供一种可以由计算机系统执行的用于对电路进 行仿真的方法。这一方法可以包括至少一些前述操作。
另 一 实施例提供一种用于与计算机系统结合使用的计算机程 序产品。这一计算机程序产品可以包括与至少 一些前述操作对应的 指令。
另 一 实施例提供一种配置成对电路进行仿真的集成电路。在仿 真的第 一 模式期间，集成电路被配置成在文件中存储与电路的 一 部 分关联的主要信号和在主要信号与辅助信号之间的电路关系，其中 主要信号独立于电路的部分中的门输出，并且辅助信号由电路的部 分中的门驱动。另外，在仿真的第二模式期间，集成电路被配置成 将信号之间附加关系的动态改变存储到文件，其中信号可以包括主 要信号、辅助信号或者二者。


图1是示出了对根据本发明一个实施例的集成电路进行设计 和制作的各种操作的流程图。
图2是示出了根据本发明一个实施例的电路的框图。 图3是示出了根据本发明一个实施例的用于对电路进行仿真 的方法的流程图。
图4是示出了根据本发明一个实施例的计算机系统的框图。 图5是示出了根据本发明 一个实施例的数据结构的框图。
注意，相似标号在附图中通篇指代对应部分。
具体实施例方式
呈现以下描述以使本领域技术人员能够实现和利用本发明，并 且在特定应用及其要求的背景下提供该描述。本领域技术人员将容 易清楚对公开的实施例的各种修改，并且这里限定的一般原理可以 适用于其他实施例和应用而不脱离本发明的精神和范围。因此，本 发明不旨在限于所示实施例而是将被赋予以与这里公开的原理和特 征一致的最广范围。
描述计算机系统、方法、集成电路和用于与计算机系统一起使 用的计算机程序产品(即软件)的实施例。这些系统、集成电路、
体而言，在仿真期间，与电路的一部分关联的主要信号以及在与电 路的部分关联的主要信号与辅助信号之间的电路关系可以输出到文 件(具体而言，可以存储主要信号在时间间隔期间的多个时间的仿 真值)。这些主要信号可以独立于电路的部分中的门输出，并且辅 助信号可以由电路的部分中的门驱动。另外，电路关系可以包括电 路的部分中的门电路拓朴。
此外，在仿真期间，当有信号(比如主要信号和/或辅助信号) 之间附加关系的动态改变时，此信息可以^^出到文件。这些动态改 变可以包括如下事件(比如与调试应用关联的事件)，这些事件指
示附加关系的时间转变。例如，事件可以包括强制至少一个信号具有预定波形(比如固定值)；中断强制至少一个信号具有预定值； 将信号设置成彼此相同；和/或中断将信号设置成彼此相同。
在完成仿真之后，存储到文件的主要信号和电路关系中的 一项 或者多项可以用来针对不同于附加关系有改变时的时间生成辅助信 号之一。例如，生成辅助信号可以涉及到使用优先级排队来评估电 路关系。注意，可以使用与用来进行仿真的应用分离的应用来生成 辅助信号。这一分离的应用可以包括后处理应用、波形查看器和/ 或调试工具。
通过将主要信号和电路表示存储到文件(并且通过不将辅助信 号存储到文件)，这一技术有助于相对于当存储主要信号和辅助信 号时的大小而言减少文件的大小。文件大小的这一减少使用更少的 系统资源(比如存储器)并且有助于进行更快的仿真，这二者均可 以减少与仿真关联的开销。
在以下讨论中，仿真可以包括Verik)g仿真。另外，仿真可以 包括对用超高速集成电路硬件描述语言(F77AL)指定的电路进行仿 真。另外，在一些实施例中，仿真可以由集成电路进行，该集成电 路比如是配置成4丸行仿真的现场可编程门阵列。
注意，仿真技术可以实施为单独软件应用或者实施为另一应用 (如电路仿真器)中的程序模块或者子例程。另外，软件应用可以 被配置成在计算机上执行，该计算机比如是个人计算机、膝上型 计算机、服务器、工作站、大型机或者能够操控计算机可读数据的 其他设备。注意，计算机可以在一个位置处或者可以分布于多个位 置，比如经由网络(比如因特网或者内部网)来通信的计算系统。 因而，可以本地(比如在计算机上)和/或远程(例如在经由网络来 接入的另一计算机或者服务器上)存储与仿真关联的信息。
现在描述设计和制作集成电路或者芯片的实施例。图l是示出 了设计和制作集成电路时的各种操作的的流程图100。这一 过程从使 用在电子设计自动化(五iX4)软件(112)的设计过程期间实现的产 品思想(110)的生成开始。当设计定稿时，可以交付(tap-out)它(134)。在交付之后，制作(136)半导体管芯并且执行封装和组 装过程(138),这些过程最终获得成品芯片(140)。
使用^04软件(112)的设计过程包括下文描述的操作114-132。 注意，这一设计流程描述仅用于示例目的。本描述并非意在限制本 发明。例如，实际集成电路设计可以要求:没计者在与这里描述的序 列不同的序列中执行设计操作。
在系统设计(114)期间，设计者描述将要实施的功能。他们 也可以执行"如果-怎么样，，(what-if)的规划以精化功能并且检验 成本。注意，硬件-软件架构划分可以出现在这一阶段。可以在这一
品包4舌Model Architect 、 Saber 、 System Studio 和Designware 产品。
然后，在逻辑设计和功能验证(116)期间，编写用于电路中 的模块的Wffi)丄或者Verilog代码，并且4企-验该设计的功能准确性。 具体而言，检验该设计以保证它产生正确4lr出。可以在这一阶段4吏 用的来自加州芒廷维尤市Synopsys公司的示例性EZX4软件产品包 括VCS 、 Vera 、 Designware 、 Magellan 、 Formality 、 ESP 和Leda⑧产 品。
接着，在合成和测试设计(118)期间，将P7/D丄/Verilog转译 成网表。可以针对目标4支术优化这一网表。此外，可以i殳计和实施 测试以检验成品芯片。可以在这 一 阶段使用的来自加州芒廷维尤市 Synopsys公司的示例性五ZX4软件产品包4舌Design Compiler 、 Physical Complier 、 Test Compiler 、 Power Compiler 、 FPGA Compiler 、 Tetramax⑧和Designware⑧产品。
另外，在网表验证(120)期间，检验网表与定时约束的相符 性和与KKD丄/Verilog源码的对应性。可以在这一阶-险使用的来自加 州芒廷维尤市Synopsys公司的示例性软件产品包括 Formality 、 Primetime⑧和VCS⑧产品。
另外，在设计规划(122)期间，构造和分析用于芯片的整个平面图以便进行定时和顶级布线。可以在这一阶賴？使用的来一自加州
芒廷维尤市Synopsys公司的示例性WX4软件产品包括Astro 和IC Compiler⑧产 品。
此外，在物理实施(124)期间，发生布置(对电路元件的定 位)和布线(对电路元件的连接)。可以在这一阶4殳使用的来自加 州芒廷维尤市Synopsys公司的示例性五ZX4软件产品包括Astro 和 IC Compiler⑧产品。
然后，在分析和提取(126)期间，在晶体管级验证电路功能， 这允许精化。可以在这一阶段使用的来自加州芒廷维尤市Synopsys 7>司的示例性￡7X4库欠件产品包括Astrorail 、 Primerail 、 Primetime 和Star RC/XT⑧产品。
接着，在物理验证(128)期间，检-验设计以保证制造、电气 问题、平板印刷问题和电路的正确性。可以在这一阶段4吏用的来自 加州芒廷维尤市Synopsys公司的示例性五ZX4软件产品包括 Hercules⑧产 品。
另外，在分辨率增强(130)期间，执行对布局的几何形状操 控以改进设计的可制造性。可以在这一阶l殳使用的来自加州芒廷维 尤市Synopsys公司的示例性五iX4软件产品包括Proteus 、 Proteus⑧AF和PSMGED⑧产品。
此外，在掩模数据预备(132)期间，提供用于产生掩模以产 生成品芯片的"交付，，数据。可以在这一阶段使用的来自加州芒廷维 尤市Synopsys公司的示例性￡LU软件产品包括Cats 系列产品。
可以在一个或者多个上述阶段期间利用本发明的实施例。具体 而言，在一些实施例中，可以在系统设计(114)和/或逻辑i殳计和功 能验证(116)期间利用本发明。
现在描述用于对电路进行仿真的系统、设备和过程的实施例。 图2呈现了图示电路200的框图。这一电路包括逻辑门210,这些逻 辑门包括一个或者多个晶体管，比如爿A^(与)门。具体而言，通 常存在限定门类型的数个等效方式。例如，在Verilog中可以将AND门指定如下'and gl(o, il, i2);，'assign o = il&i2;，以及'always—comb o =il&i2.，在以下讨论中，将通过合成工具映射成门的所有Verilog构 造视为门。
注意，向逻辑门210-1和210-2的输入是主要信号212，而向 逻辑门210-3的输入和逻辑门210-3的输出是辅助信号214,即这些 信号由一个或者多个逻辑门驱动，因此可以基于电路200中的主要 信号212和在主要信号212与辅助信号214之间的电路关系来生成。 在一些实施例中，电路关系包括电路200的至少部分的门电路拓朴。 另外，电路关系可以包括与逻辑门210之一关联的延迟。
另外注意，逻辑门210布置成两个级别216，其中逻辑门210-1 和210-2处于级别216-1,而逻辑门210-3处于级别216-2。如下文 进一步所述，这些级别216限定为了根据主要信号212确定辅助信 号214而可以对逻辑门210进^f亍评估的顺序。
在电路仿真器对电路200 (或者电路200的一部分)进行仿真 期间，可以利用辅助信号214对主要信号212的依赖性来改进仿真 性能和/或减少对计算机系统资源的使用。具体而言，主要信号212 和电^各关系可以存储到文件，比如外部文件。例如，主要信号212 在时间间隔期间的多个时间的仿真值可以存^[诸到文件。由于这一文 件更小(因为未存储辅助信号214),因此使用的存储器更少并且存 储器操作更少。这可以减少对与开发包括该电路的集成电路关联的 开销有影响的仿真时间。
在一个示例性实施例中，文件大小减少为1/3 (相对于包括主 要信号212和辅助信号214的文件)，而仿真时间减少为1/2.5 (相 对于其中将主要信号212和辅助信号214输出到文件的仿真)。
许多电路仿真器包括比如集成调试工具这样的特征。例如，编 译电路仿真器可以包括内核中的调试工具或者应用。这一调试工具 可以用来强制比如主要信号212之一和/或辅助信号214之一这样的 给定信号在另一时间间隔期间等于预定值或者波形。通常，这一时 间间隔由如下时间事件表征，在这些事件中有与电路200关联的信号的附加关系的动态改变。例如，第一事件可以指示转变成强制信 号(如主要信号212-1 )具有预定值(比如固定值)，而第二事件可
以指示中断该强制。其他事件可以包括将两个或者更多信号(可 以是主要信号212和/或辅助信号214)设置成彼此相同和/或中断将 信号设置成彼此相同。因而，在两个时间事件限定的其他时间间隔 期间，有一个或者多个信号的连续赋值。
为了支持这一功能，电路仿真器可以将一个或者多个时间事件 的出现存储到文件。此外，电路仿真器可以存储在其他时间间隔期 间用于信号(可以是主要信号212和/或辅助信号214)的一个或者 多个预定值或者波形。
为了支持对电路200中的任意信号的用户请求(例如在波形查 看、调试和/或生成统计期间)，在仿真之后，电路仿真器和/或另一 应用(可以是独立应用或者在另一应用中的程序模块或者子例程) 可以用来针对不同于附加关系有改变时的一个或者多个时间(即在
时间间隔期间)基于存储到文件的主要信号212和电路关系中的一 项或者多项来生成一个或者多个辅助信号214。此外，对于强制的给 定信号(即对于在其他时间间隔期间的时间)，可以使用预定值或 者波形。
因此，在一些实施例中，在其他时间间隔期间，可以既不直4妄 地(如果给定信号是主要信号212之一)也不间接地(比如为了确 定辅助信号214之一 )使用文件中存储的主要信号212。然而，在其 中有在其他时间间隔期间对给定信号的连续赋值的 一 些实施例中， 比如当给定信号等于另一信号时，可以使用存储的主要信号212之 一 (如果给定信号等于存储的主要信号212之一)。
在一些实施例中，生成一个或者多个辅助信号214可以涉及到 使用优先级排队来评估电路关系。另外，如级别216所示，可以通 过使用电路200 (比如平板门(flat-gate)电路)的门网络级别化 (levelized)表示来更高效地执行生成。
注意，由于该生成可以依赖于时间事件(具体而言，对于给定信号，没有在其他时间间隔期间的生成)，当编译电路仿真器时和/ 或在仿真期间通常不能计算辅助信号214。
在一些实施例中，电路200包括更少或者更多的组件。另夕卜， 两个或者更多组件可以组合成单个组件和/或可以改变一个或者多个 组件的位置。
现在描述用于对电路进行仿真的方法的实施例。图3呈现了示 出了可以由计算机系统执行的用于对电路进行仿真的方法300的流 程图。在仿真的第一模式期间，计算机系统在文件中存储与电路的 一部分关联的主要信号和在主要信号与辅助信号之间的电路关系 (310),其中主要信号独立于电路的部分中的门输出，而辅助信号 由电路的部分中的门驱动。另外，在仿真的第二模式期间，计算机 系统将信号之间附加关系的动态改变存储到文件(312),其中信号 可以包括主要信号、辅助信号或者二者。
在 一 些实施例中，计算机系统可选地针对不同于附加关系有改 变时的时间基于存储到文件的主要信号和电路关系中的一项或者多 项来生成辅助信号之一 (314)。
注意，在方法300的一些实施例中可以有更多或者更少的操
作。另外，可以改变才喿作的顺序和/或可以将两个或者更多才乘作组合 成单个操作。
现在描述对电路进行仿真的计算机系统的实施例。图4呈现了 示出了计算机系统400的框图。计算机系统400包括 一个或者多 个处理器410、通信4妄口 412、用户接口 414和将这些组件耦合在一 起的一个或者多个信号线路422。注意， 一个或者多个处理单元410 可以支持并行处理和/或多线程化操作，通信接口 412可以具有持久 通信连接，而一个或者多个信号线路422可以构成通信总线。另外， 用户接口 414可以包括显示器416、 4建盘418和/或指示器420 (如 鼠标)。
计算机系统400中的存储器424可以包括易失性存储器和/或 非易失性存储器。具体而言，存储器424可以包括i OM、 i^4M、五尸i OM、五五尸i OM、闪存、 一个或者多个智能卡、 一个或者多个磁 盘存储设备和/或一个或者多个光学存储设备。存储器424可以存储 操作系统426,该操作系统包括用于处理各种基本系统服务的过程
(或者指令集)，这些服务用于执行依赖于硬件的任务。存储器424 也可以在通信模块428中存储过程(或者指令集)。这些通信过程 可以用于与一个或者多个计算机和/或服务器(包括相对于计算机系 统400位于远程的计算机和/或服务器)通信。
存储器424也可以包括多个程序模块(指令集)，这些程序模 块(指令集)包括重建模块430 (或者指令集)、电路仿真模块 432 (或者指令集)、可选后处理模块446 (或者指令集)、可选波 形查看器模块448 (或者指令集)和/或可选调试模块450 (或者指令 集)。另外，电路仿真模块432可以包括仿真器模块434 (或者指 令集)和/或强制模块436 (或者指令集)。
仿真器模块434可以进行对一个或者多个电路438 (或者这些 电路的部分)如电路^440-1或者电路S440-2的仿真。在这些仿真 期间，仿真器模块434可以将与一个或者多个电路438关联的主要 信号和电路表示输出到一个或者多个输出文件442。另外，如果有与 一个或者多个电路438关联的在主要信号和/或辅助信号之间的一个 或者多个附加关系的 一个或者多个动态改变，则此信息也可以存储 到一个或者多个输出文件442。
在给定仿真之后，重建模块430可以基于一个或者多个输出文 件442中的信息来生成与一个或者多个电路438关联的可选辅助信 号444。另外， 一个或者多个输出文件442中的主要信号和/或可选 辅助信号444可以由其他应用使用，这些应用比如是可选后处理 模块446 (用于收集与信号关联的统计)、可选波形查看器模块448
(用于查看信号)和/或可选调试模块450(用于调试电路438之一 )。 可以用以下语言实施存储器424中的各种模块中的指令高级 过程语言、面向对象编程语言和/或汇编或者机器语言。注意，编程 语言可以被编译或者解"^奪、例如可配置或者被配置成由一个或者多个处理单元41(H丸行。
虽然将计算机系统400图示为具有多个分立项，但是图4旨在 于作为对可以存在于计算机系统400中的各种特征的功能描述而不 是这里所述实施例的结构示意图。在实践中并且如本领域普通技术 人员认识到的那样，计算机系统400的功能可以分布于大量服务器 或者计算机，其中各组服务器或者计算机执行功能的特定子集。在 一些实施例中，计算^/L系统400的一些或者所有功能可以实施于一 个或者多个专用集成电路(AS7C) 、 F尸(M和/或一个或者多个数字 信号处理器(ASP)中。
计算机系统400可以包括更少组件或者更多组件。另外，两个 或者更多组件可以组合成单个组件和/或可以改变一个或者多个组件 的位置。在一些实施例中，如本领域中所知，可以更多地用碌_件而 更少地用软件或者更少地用硬件而更多地用软件实施计算机系统 400的功能。
现在讨论可以在计算机系统400中使用的数据结构的实施例。 图5呈现了示出了数据结构500的框图。这一数据结构可以包括输 出文件510。给定的输出文件(如输出文件510-1)可以包4舌输出 文件510-1中的条目对应的仿真512-1; —个或者多个电路514-1(或 者电路的部分)；作为一个或者多个时间间隔期间的时间的函数的 一个或者多个主要信号516-1;与附加关系的动态改变关联并且与一 个或者多个其他时间间隔关联的可选事件518-1;在一个或者多个其 他时间间隔期间出现的一个或者多个强制信号520-1和/或可以用来 根据一个或者多个主要信号516-1来生成一个或者多个辅助信号的 电路关系522-1 (比如一个或者多个电路514-1的一部分中的门电路 拓朴)。
注意，在数据结构500的一些实施例中可以有更少或者更多的 组件。另外，两个或者更多组件可以组合成单个组件和/或可以改变 一个或者多个组件的位置。
仅出于示例和描述的目的已经呈现对本发明实施例的前文描而，本领域技术人员将清楚许多修改和变化。此外，本意并非让上 述公开内容限制本发明。本发明的范围由所附权利要求书限定。
权利要求
1.一种用于对电路进行仿真的方法，包括在所述仿真的第一模式期间，在文件中存储与所述电路的一部分关联的主要信号和在主要信号与辅助信号之间的电路关系，其中所述主要信号独立于所述电路的所述部分中的门输出，并且其中所述辅助信号由所述电路的所述部分中的门驱动；并且在所述仿真的第二模式期间，将信号之间附加关系的动态改变存储到所述文件，其中所述信号可以包括主要信号、辅助信号或者二者。
2. 根据权利要求1所述的方法，其中所述动态改变包括事件， 所述事件指示所述附加关系的时间转变。
3. 根据权利要求2所述的方法，其中所述事件与调试应用相关联。
4. 根据权利要求2所述的方法，其中所述事件包括强制所述信 号中的至少一个信号具有预定波形。
5. 根据权利要求4所述的方法，其中所述预定波形包括固定值。
6. 根据权利要求4所述的方法，其中所述事件包括中断强制所 述信号中的至少一个信号具有预定值。
7. 根据权利要求6所述的方法，其中所述预定波形包括固定值。
8. 根据权利要求2所述的方法，其中所述事件包括将所述信号 设置成彼此相同。
9. 根据权利要求8所述的方法，其中所述事件包括中断将所述 信号设置成彼此相同。
10. 根据权利要求1所述的方法，还包括针对不同于所述附加 关系有改变时的时间基于存储到所述文件的所述主要信号和所述电 路关系中的一项或者多项来生成所述辅助信号之一。
11. 根据权利要求10所述的方法，其中在完成所述仿真之后生 成所述辅助信号。
12. 根据权利要求IO所述的方法，其中使用与用来执行所述仿 真的应用分离的应用来生成所述辅助信号。
13. 根据权利要求IO所述的方法，其中生成所述辅助信号涉及使用优先级排队来评估所述电路关系。
14. 根据权利要求1所述的方法，其中所述电路关系包括所述 电路的所述部分中的门电3各拓朴。
15. 才艮据权利要求14所述的方法，其中所述电^各的所述部分中 的至少一个门具有关联延迟。
16. 根据权利要求1所述的方法，其中所述第一模式有助于相对于在所述文件包括所述主要信号和所述辅助信号时的大小而言减 少所述文j牛的大小。
17. 根据权利要求1所述的方法，其中所述第一模式有助于进 行比在所述主要信号和所述辅助信号被存储到所述文件时更快的仿 真。
18. 根据权利要求1所述的方法，其中所述仿真包括Verilog仿真。
19. 根据权利要求1所述的方法，其中所述仿真包括对用超高 速集成电路硬件描述语言(P77ZU)指定的电路进行仿真。
20. 根据权利要求1所述的方法，其中所述电路的所述部分包 括整个电路。
21. —种用于与计算机系统结合使用的计算机程序产品，所述 计算机程序产品包括计算机可读存储介质和嵌入于其中用于配置所 述计算机系统以对电路进行仿真的计算程序机制，所述计算机程序 才几制包4舌用于在所述仿真的第 一 模式期间在文件中存储与所述电路的一 部分关联的主要信号和在主要信号与辅助信号之间的电路关系的指 令，其中所述主要信号独立于所述电路的所述部分中的门输出，并 且其中所述辅助信号由所述电路的所述部分中的门驱动；以及用于在所述仿真的第二模式期间将信号之间附加关系的动态改变存储到所述文件的指令，其中所述信号可以包括主要信号、辅助 信号或者二者。
22. —种配置成对电路进行仿真的集成电路，包括 在所述仿真的第一模式期间，所述集成电路被配置成在文件中存储与所述电路的一部分关联的主要信号和在主要信号与辅助信号 之间的电路关系，其中所述主要信号独立于所述电路的所述部分中 的门输出，并且其中所述辅助信号由所述电路的所述部分中的门驱 动；并且在所述仿真的第二模式期间，所述集成电路被配置成将信号之 间附加关系的动态改变存储到所述文件，其中所述信号可以包括主 要信号、辅助信号或者二者。
23. —种计算机系统，包括 处理器；存储器；程序模块，其中所述程序模块存储于所述存储器中并且被配置成由所述处理器执行以对电路进行仿真，所述程序模块包括用于在所述仿真的第 一 模式期间在文件中存储与所述电路的一部分关联的主要信号和在主要信号与辅助信号之间的电路关系 的指令，其中所述主要信号独立于所述电路的所述部分中的门输出，并且其中所述辅助信号由所述电路的所述部分中的门驱动；以及用于在所述仿真的第二模式期间将信号之间附加关系的动态改变存储到所述文件的指令，其中所述信号可以包括主要信号、辅助信号或者二者。
全文摘要
描述用于对电路进行仿真的计算机系统的实施例。在仿真的第一模式期间，计算机系统在文件中存储与电路的一部分关联的主要信号和在主要信号与辅助信号之间的电路关系，其中主要信号独立于电路的部分中的门输出，并且辅助信号由电路的部分中的门驱动。另外，在仿真的第二模式期间，计算机系统将信号之间附加关系的动态改变存储到文件，其中信号可以包括主要信号、辅助信号或者二者。
文档编号G06F17/50GK101689216SQ200980000241
公开日2010年3月31日 申请日期2009年3月9日 优先权日2008年4月2日
发明者A·拉比诺维特施, M·施罗弗 申请人:新思科技有限公司