专利名称：存储器控制装置和存储器控制方法
技术领域：
本发明涉及存储器控制装置，并且具体地涉及对具有多个存储体(bank)的存储 器的存取进行控制的存储器控制装置及其处理方法。
背景技术：
迄今，在价格、总线频带和容量方面都有优势的同步DRAM (SDRAM 同步动态随机 存取存储器)被广泛用作存储器系统。SDRAM是与时钟信号同步操作的DRAM，并且在许多 情况中由多个存储体构成。当在这样配置的SDRAM中，相同存储体中的不同的行被连续存取时，SDRAM中数据 转送(transfer)的效率明显下降。另一方面，已经构想了很多用来抑制数据转送效率的 降低的方法。例如，已经提出了这样一种方法，其使得两个缓冲器保持用于对存储器进行 存取的各自的存取请求，并且输出从所保持的存取请求中选出的并且其所指示的存储体地 址与之前所存取的存储体地址不同的那样的存取请求(例如，参见日本专利申请文件特开 2003-186740 号公报(图 1))。
发明内容
相关技术领域中的上述技术可以通过提供两个缓冲器并且将各个缓冲器中所保 持的存取请求相互比较来减少对不同行的连续存取。然而，在该情况中，由于地址转换装置 在仲裁之后将存取请求的逻辑地址转换成SDRAM的物理地址，所以除了仲裁装置以外，还 需要提供用于改变存取请求的顺序的电路。因此，存取请求的顺序在存储器控制装置中被 控制两次，这样，存取请求的顺序不能被高效地控制。鉴于这样的情况做出了本发明。希望提高存储器系统中的数据转发效率。根据本发明第一实施例，提供了一种存储器控制装置以及该存储器控制装置的处 理方法。该存储器控制装置包括地址转换部件，该地址转换部件被配置为将从多个客户端 发布的请求中所包括的逻辑地址转换成存储器的物理地址；请求划分部件，该请求划分部 件被配置为基于由地址转换部件转换出的转换后的请求的物理地址，来针对存储器以命令 为单位划分转换后的请求；以及仲裁部件，该仲裁部件被配置为基于从请求划分部件输出 的划分后的请求中所指示的物理地址来执行仲裁。因此，产生效果的原因在于仲裁是由仲 裁部件基于存储器的物理地址来执行的，其中物理地址在划分后的请求中被指示。此外，在第一实施例中，当由地址转换部件转换出的转换后的请求指定存取存储 器的相同存储体的多个行时，请求划分部件以相同存储体的行为单位划分转换后的请求， 并且当仲裁部件从请求划分部件接收到与多个客户端相对应的多个划分后的请求时，仲裁 部件可以输出划分后的请求中除了所指示的存储体地址与紧前输出的输出请求的存储体 地址相同并且所指示的行地址与输出请求的行地址不同的划分后的请求以外的一个划分 后的请求。因此，产生效果的原因在于请求存取存储器的相同存储体中的多个行的转换后 的请求被以相同存储体的行为单位划分，并且当各自从与多个客户端中的各个相对应的请求划分部件输出的多个划分后的请求被接收到时，仲裁部件抑制指定相同存储体的不同行 地址的划分后的请求的连续输出。在该情况中，地址转换部件可以向请求划分部件输出转 换后的请求，转换后的请求指示由物理地址表示的起始地址和作为要在存储器中存取的数 据的长度的转送长度。该请求划分部件可以包括起始地址输出块，该起始地址输出块被配 置为输出转换后的请求的起始地址和通过将转换后的请求的起始地址与用于划分转换后 的请求的划分长度的累计总值相加获得的下一起始地址中的一个，作为划分后的请求的起 始地址。该请求划分部件还可以包括划分长度生成块，述划分长度生成块被配置为从划分 后的请求的起始地址中所包括的起始列地址到划分后的请求的起始地址中所指示的行的 终止列地址之间的划分长度，其中划分后的请求的起始地址从起始地址输出块被输出。该 请求划分部件还可以包括转送长度输出块，转送长度输出块被配置为输出由划分长度生成 块生成的划分长度和通过从转换后的请求的转送长度中减去划分长度的累计总值获得的 差分转送长度中较小的一个，作为划分后的请求的转送长度。因此，产生效果的原因在于 划分后的请求的起始地址由起始地址输出块输出，其中该起始地址是基于转换后的请求的 起始地址和用于划分转换后的请求的划分长度生成的，并且与这一起，划分后的请求的转 送长度由转送长度输出块输出，其中该转送长度是基于从划分后的请求的起始地址中所包 括的起始列地址到其终止列地址之间的划分长度以及转换后的请求的转送长度生成的。此外，在第一实施例中，请求划分部件可以基于由地址转换部件转换出的转换后 的请求的物理地址，以存储器的突发长度为单位划分转换后的请求。因此，产生效果的原因 在于转换后的请求是由请求划分部件基于由地址转换部件转换出的转换后的请求的物理 地址，以存储器的突发长度为单位划分的。此外，在第一实施例中，当指定一个地址的多个第一转换后的请求从地址转换部 件顺次输出时，请求划分部件可以基于多个第一转换后的请求来生成第二转换后的请求， 并且以存储器的行为单位来划分所生成的第二转换后的请求，其第二转换后的请求指示由 物理地址表示的起始地址和作为要在存储器中存取的数据的长度的转送长度。因此，产生 效果的原因在于指示由物理地址表示的起始地址和转送长度的第二转换后的请求是由请 求划分部件基于从地址转换部件连续输出的多个第一转换后的请求生成的，并且所生成的 第二转换后的请求被以存储器的行为单位划分。此外，在第一实施例中，该存储器控制装置还包括连续输出部件，该连续输出部件 被配置为保持从请求划分部件顺次输出的划分后的请求，并且基于多个所保持的划分后的 请求来连续地输出多个划分后的请求。因此，产生效果的原因在于从请求划分部件顺次输 出的划分后的请求被连续输出部件顺次保持，并且当预定条件被超过时，多个所保持的划 分后的请求被连续输出部件连续地输出。在该情况中，连续输出部件可以基于与多个划分 后的请求的数目有关的预定阈值来输出多个划分后的请求。因此，产生效果的原因在于当 与多个划分后的请求的数目有关的预定阈值被超过时，这多个划分后的请求被连续输出部 件连续地输出。此外，在存储器控制装置还包括被配置为保持从请求划分部件顺次输出的划分后 的请求并基于多个所保持的划分后的请求连续地输出这多个划分后的请求的连续输出部 件的情况中，该连续输出部件可以基于与这多个划分后的请求中所指示的转送长度的累计 总值有关的预定阈值来连续地输出这多个划分后的请求。因此，产生效果的原因在于当与这多个划分后的请求中所指示的转送长度的累计总值有关的预定阈值被超过时，这多个划 分后的请求被连续的输出部件连续地输出。根据本发明，可以产生能够提高存储器系统中的数据转送效率的极好效果。
图1是示出根据本发明第一实施例的存储器控制装置的配置示例的框图；图2是示出根据本发明第一实施例的适配器的配置示例的框图；图3A和图3B是示出根据本发明第一实施例的地址转换部件的物理地址指派的示 例的示图；图4是示出根据本发明第一实施例的请求划分部件的配置示例的框图；图5是示出根据本发明第一实施例由请求划分部件划分转换后的请求的示例的 时序图；图6是图示出在适配器没有以存储器系统的行为单位划分请求的情况下写入存 储器系统的操作的时序图；图7是图示出根据本发明第一实施例的通过存储器控制装置写入存储器系统的 操作的时序图；图8是示出根据本发明第一实施例的存储器控制装置的存储器控制方法的处理 过程的示例的流程图；图9是示出根据本发明第二实施例的适配器的配置示例的框图；图10是示出根据本发明第二实施例的请求划分部件的配置示例的框图；图11是示出根据本发明第二实施例的由请求划分部件划分转换后的请求的示例 的时序图；图12是示出从划分后的请求线输出图11中所示的第一和第二范围指定请求的示 例的时序图；图13是示出根据本发明第二实施例的连续输出部件的配置示例的框图；图14是示出根据本发明第二实施例的由连续输出部件输出划分后的请求的示例 的时序图；图15是示出根据本发明第二实施例的适配器的配置的修改例的框图；图16A和图16B是示出生成由请求交换部件通过交换连续的请求生成的划分后的 请求的示例的时序图；图17是示出根据本发明第三实施例的具有门功能的适配器的配置示例的框图；图18是示出根据本发明第三实施例的具有频率转换功能的适配器的配置示例的 框图；图19A和图19B是示出根据本发明第三实施例的具有数据宽度转换功能的适配器 的配置示例的框图；以及图20是根据本发明第三实施例的适配器的配置示例的框图。
具体实施例方式以下，将描述用于执行本发明的实施方式(以下，称为实施例)。将按照以下顺序进行描述。1.第一实施例(请求划分方法划分指定起始地址和转送长度的请求的示例)2.第二实施例(请求划分方法划分指定一个地址的请求的示例)3.第三实施例(适配器附加功能向适配器增加附加功能的示例)<1.第一实施例>存储器控制装置的配置示例图1是示出根据本发明第一实施例的存储器控制装置的配置示例的框图。图1图示出包括客户端111至114、存储器控制装置200、存储器接400和存储器系统500的集成电路的基本配置。以下，为了方便，仅假定客户端111 至114向存储器系统500写入数据的情况。构成该集成电路的存储器控制装置200包括适配器211至214、仲裁器310、存储 器控制器320和数据总线控制器330。存储器控制装置200还包括写选择器340、写入数据 缓冲器350、读出数据缓冲器360和读选择器370。客户端111至114每一个向存储器系统500写入数据。客户端111至114例如是 中央处理单元(CPU)或功能块等等。客户端111至114经由存储器控制装置200和存储器 接400向存储器系统500写入数据。在该示例中，客户端111至114经由各自的请求线121至124向存储器控制装置 200发布写入存储器系统500的请求。该请求例如包括给与客户端111至114中每一个客 户端的在虚拟存储区域中的逻辑地址、作为所要存取的数据的长度的转送长度、用于标识 客户端的客户端标识信息以及转送方向。该情况中的转送方向指示该请求是写入数据的写 请求还是读出数据的读请求。顺便提及，在该情况中，从客户端111至114发布的请求指定 写请求作为转送方向。此外，客户端111至114根据来自适配器211至214的数据输出指令，经由数据线 131至134向写选择器340输出要被写入存储器系统500的写入数据。顺便提及，客户端 111至114是权利要求中所记载的多个客户端的一个示例。存储器控制装置200是基于从客户端111至114发布的请求来对将数据写入存储 器系统500和读出存储器系统500中所存储的数据进行控制的存储器总线系统。顺便提及， 存储器控制装置200是权利要求中所记载的存储器控制装置的一个示例。适配器211至214以命令为单位划分从客户端111至114发布给存储器系统500 的请求。具体而言，适配器211以命令为单位划分从客户端111发布的请求。适配器212 以命令为单位划分从客户端112发布的请求。适配器213以命令为单位划分从客户端113 发布的请求。适配器214以命令为单位划分从客户端114发布的请求。此外，为了以命令为单位划分从客户端111至114发布的请求，适配器211至214 将这些请求中所包括的逻辑地址转换成与存储器系统500相对应的物理地址。该情况中的 物理地址指构成存储器系统500的存储体、行和列，并且指存储体地址、行地址和列地址。 通过这样从逻辑地址被转换成物理地址，转换后的请求指示在存储器系统500中的存储体 地址、行地址和列地址。此外，适配器211至214分别经由划分后的请求线311至314向仲 裁器310输出划分后的请求。此外，适配器211至214当从客户端111至114接收到发布请求的请求时，经由请求线121至124向客户端111至114输出使能该请求的发布的使能信号。此外，适配器211 至214指示客户端111至114基于来自仲裁器310的针对划分后的请求的仲裁结果(存取 许可)来输出写入数据。顺便提及，尽管以上描述是针对输出写入数据的指令被从适配器 211至214给与客户端111至114的示例作出的，但是本发明不限于此。例如，适配器211 至214可以保持来自客户端111至114的写入数据，并且向写选择器340输出与来自仲裁 器310的仲裁结果相对应的数据，该数据被包括在所保持的写入数据中。仲裁器310是用于基于从适配器211至214输出的划分后的请求中所指示的物理 地址来执行仲裁的仲裁部件。仲裁器310当同时从适配器211至214接收到多个划分后的 请求时，例如抑制对所指示的存储体地址与之前刚输出的输出请求的存储体地址相同并且 所指示的行地址与该输出请求的行地址不同这样的划分后的请求的输出。即，当接收到多 个划分后的请求时，仲裁器310从这些划分后的请求中选择除了所指示的存储体地址与之 前刚输出的输出请求的存储体地址相同并且所指示的行地址与该输出请求的行地址不同 这样的划分后的请求之外的一个划分后的请求。此外，仲裁器310向存储器控制器320输出所选择的划分后的请求，并且向数据总 线控制器330提供所选择的划分后的请求中所包括的客户端标识信息和转送信息。此外， 仲裁器310指示与由所选择的划分后的请求中所包括的客户端标识信息标识的客户端111 至114相对应的适配器211至214输出与该划分后的请求相对应的写入数据。顺便提及， 仲裁器310是权利要求中所记载的仲裁部件的一个示例。
存储器控制器320基于从仲裁器310输出的划分后的请求，经由存储器接口 400 向存储器系统500输出命令。存储器控制器320例如通过用于对存储器系统500中的多个 存储体进行并行存取的存储体交错存取(interleaving)方法来发布命令。数据总线控制器330控制写选择器340或读选择器370，以在通过仲裁器310选 择的客户端与写入数据缓冲器350或读出数据缓冲器360之间建立连接。数据总线控制器 330基于从仲裁器310提供的客户端信息和转送信息来控制写选择器340和读选择器370。在该示例中，数据总线控制器330控制写选择器340以从客户端111至114向写 入数据缓冲器350输出写入数据。即，数据总线控制器330改变写选择器340的连接来使 能由客户端信息指示的客户端111至114与写入数据缓冲器350之间的数据转送。另一方 面，当表示读出请求的划分后的请求从仲裁器310输出时，数据总线控制器330控制读选择 器370来向发布了该读出请求的客户端输出读出数据缓冲器360中所保持的数据。写选择器340是用于在数据总线控制器330的控制下，在客户端111至114中的 一个客户端与写入数据缓冲器350之间建立连接的选择器。读选择器370是用于在数据总 线控制器330的控制下，在客户端111至114中的一个客户端与读出数据缓冲器360之间 建立连接的选择器。写入数据缓冲器350是用于吸收从客户端111至114提供的写入数据的转送中的 延迟效应的缓冲器。写入数据缓冲器350在与一个划分后的请求的通信中临时保持从写选 择器340提供的数据。写入数据缓冲器350将所保持的数据提供给存储器接口 400。读出数据缓冲器360是用于吸收从存储器接口 400提供的数据的转送中的延迟效 应的缓冲器。读出数据缓冲器360在与一个划分后的请求的通信中保持从存储器接口 400 提供的数据。读出数据缓冲器360将所保持的数据提供给读选择器370。
存储器接口 400在存储器控制装置200和存储器系统500之间建立连接。存储器 接口 400基于存储器系统500的存储器时钟，来输出与存储器控制装置200的操作时钟同 步地提供的命令和来自写入数据缓冲器350的写入数据。此外，存储器接口 400与存储器 控制装置200的操作时钟同步地向读出数据缓冲器360输出与存储器系统500的存储器时 钟同步地读出的数据。存储器接口 400例如在以166MHz操作时钟进行操作的存储器控制 装置200与以333MHz操作时钟进行操作的存储器系统500之间建立连接。此外，存储器接口 400以存储器系统500的数据宽度向存储器系统500输出以存 储器控制装置200的数据宽度从写入数据缓冲器350输出的数据。另一方面，存储器接口 400以存储器控制装置200的数据宽度向读出数据缓冲器360输出以存储器系统500的数 据宽度读出的数据。存储器接口 400例如在具有64比特的数据宽度的存储器控制装置200 和具有32比特的数据宽度的存储器系统500之间建立连接。此外，存储器接口 400经由命令线401向存储器系统500输出从存储器控制器320 发布的命令。此外，存储器接口 400经由数据线411向存储器系统500输出从写入数据缓 冲器350输出的写入数据。此外，存储器接口 400经由数据线411向读出数据缓冲器360 输出从存储器系统500读出的读出数据。存储器系统500存储来自客户端111至114的数据。存储器系统500用SDRAM实 现，并且由X(X是2或更大的整数)个存储体构成。每个存储体由Y(Y是2或更大的整数) 行构成，并且每一行由Z(Z是2或更大的整数)列构成。即，这X个存储体中的每一个存储 体由以二维矩阵布置的YXZ个存储元件构成。存储器系统500例如是用于普通个人计算 机的 DDR2_SDRAM(双数据率 2SDRAM)或 DDR3_SDRAM。存储器系统500根据从存储器控制器320发布的命令写来自客户端111至114的 数据并读每个存储体中所存储的数据。该情况中的数据读写将被称为存取。存储器系统 500基于由命令指定的列地址来以某种突发长度为单位连续地转送数据。存储器系统500 例如以四个字或八个字的数据作为一个突发长度单位来执行数据转送。当存储器系统500例如从存储器控制器320接收到写入数据的写命令时，存储器 系统500写入从存储器控制器320提供的数据。另一方面，当从存储器控制器320接收到 读出数据的读命令时，存储器系统500向存储器接口 400输出所存储的数据。顺便提及，存 储器系统500是权利要求中所记载的存储器的一个示例。通过这样提供适配器211至214，仲裁器310可以基于请求的物理地址来执行仲 裁。顺便提及，尽管以上描述的是适配器211至214划分用于从客户端111至114写入的 写请求，但是适配器211至214类似地划分用于从存储器系统500读出数据的读请求。接 下来，将参考附图来详细描述适配器211至214的基本配置。适配器211的配置示例图2是示出根据本发明第一实施例的适配器211至214的配置示例的框图。以下， 由于适配器211至214具有相同配置，所以仅描述适配器211的配置示例。适配器211包括地址转换部件220和请求划分部件240。地址转换部件220将经 由请求线121从客户端111发布的请求中所包括的逻辑地址转换成存储器系统500中的物 理地址。地址转换部件220经由转换后的请求线230将从逻辑地址被转换成物理地址的请 求作为转换后的请求输出给请求划分部件240。顺便提及，地址转换部件220是权利要求中
9所记载的地址转换部件的一个示例。请求划分部件240基于从转换后的请求线230输出的转换后的请求的物理地址，来针对存储器系统500以命令为单位划分转换后的请求。具体而言，当接收到指定对存储 器系统500中一个相同存储体中多个行进行存取的一个转换后的请求时，请求划分部件 240以该相同存储体的行为单位划分转换后的请求。请求划分部件240例如以存储器系统 500中的突发长度为单位来划分转换后的请求。此外，请求划分部件240将划分后的转换后 的请求作为划分后的请求提供给划分后的请求线311。顺便提及，请求划分部件240是权利 要求中所记载的请求划分部件的一个示例。通过这样通过地址转换部件220将请求中所包括的逻辑地址转换成物理地址，请 求划分部件240可以以存储器系统500的命令为单位划分转换后的请求。此外，由请求划 分部件240以突发长度为单位划分转换后的请求可以防止存储器系统500被客户端111至 114中的一个客户端长时间地存取。接下来将参考附图简要描述地址转换部件220的地址转换。地址转换部件220的物理地址指派的示例图3A和图3B是示出根据本发明第一实施例由地址转换部件220进行的物理地址 指派的示例的示图。图3A是示出用于将具有第0个比特到第24个比特的逻辑地址转换成 与存储器系统500相对应的物理地址的地址转换表的示图。图3B是示出用于将第0个比 特到第23个比特的逻辑地址转换成与存储器系统500相对应的物理地址的地址转换表的 示图。图3A示出用于对列地址指派第0个至第9个比特(C[9:0])221，对行地址指 派第10个至第21个比特(R[ll:0])222并对存储体地址指派第22个至第24个比特 (B [2:0]) 223的地址转换表。基于该地址转换表，地址转换部件220将第0个至第24个比 特的逻辑地址转换成指示存储体地址、行地址和列地址的物理地址。图3B示出用于对列地址指派第0个和第1个比特(C[l:0])224，对存储体地址指 派第2个和第3个比特(B[l:0])225，对列地址(C[9:2])指派第4个至第11个比特226， 并对行地址指派第12个至第23个比特(R[ll:0])227的地址转换表。在该地址转换表中， 每次逻辑地址被推进4时，物理地址的存储体地址改变。因此，通过基于该地址转换表来执 行地址转换可以实现以4个字为单位对存储器系统500进行存储体交错存取。因此，地址转换部件220通过使用地址转换表可以将由来自客户端111至114的 请求指定的逻辑地址转换成与存储器系统500相对应的物理地址。请求划分部件240的配置示例图4是示出根据本发明一个实施例的请求划分部件240的配置示例的框图。在该 情况中假定从客户端111发布的请求的逻辑地址指示了表示所要存取的地址范围的起始 位置的起始地址以及转送长度。在该示例中，用于在地址转换部件220和请求划分部件240之间建立连接的转换 后的请求线230包括起始地址线231、转送长度线232和初始化信号线239。起始地址线 231被提供由地址转换部件220转换出的物理地址的起始地址。此外，转送长度线232经由 地址转换部件220被提供从客户端111发布的请求中所包括的转送长度。此外，初始化信 号线239被提供指示转换后的请求被提供的定时的初始化信号。
请求划分部件240包括起始地址输出块241、下一起始地址计算块242和下一起始 地址寄存器243。此外，请求划分部件240包括转送长度选择块244、划分长度生成块245、 转送长度输出块246、差分转送长度计算块247和差分转送长度寄存器248。起始地址输出块241是用于基于来自初始化信号线239的初始化信号从来自起始 地址线231的起始地址和从下一起始地址寄存器243输出的下一起始地址中选择一个的选 择器。该情况中的下一起始地址是指之前刚从起始地址输出块241输出的那个划分后的请 求的下一个划分后的请求中所指示的起始地址。当起始地址输出块241被提供来自初始化信号线239的初始化信号时，起始地址 输出块241选择从起始地址线231提供的起始地址。另一方面，当起始地址输出块241未被 提供来自初始化信号线239的初始化信号时，起始地址输出块241选择下一起始地址寄存 器243中所保持的下一起始地址。此外，起始地址输出块241将从起始地址和下一起始地 址中所选出的那个经由划分后的请求线311中所包括的起始地址线251输出给仲裁器310 和下一起始地址计算块242。起始地址输出块241还经由起始地址线251中所包括的列地址线255向划分长度 生成块245输出所选择的地址中所包括的起始列地址。顺便提及，起始地址输出块241是 权利要求中所记载的起始地址输出块的一个示例。 下一起始地址计算块242将从起始地址输出块241输出的起始地址与从转送长度 输出块246输出的转送长度相加。即，下一起始地址计算块242将来自转送长度输出块246 的转送长度与从起始地址输出块241输出的起始地址相加来跟随存储器系统500中的物理 地址的顺序。从而，下一起始地址计算块242计算出下一起始地址来作为下一划分后的请 求的起始地址。此外，下一起始地址计算块242将基于来自起始地址输出块241的起始地 址和来自转送长度输出块246的转送长度计算出的下一起始地址输出给下一起始地址寄 存器243。下一起始地址寄存器243保持从下一起始地址计算块242输出的下一起始地址。 下一起始地址寄存器243向起始地址输出块241输出所保持的下一起始地址。转送长度选择块244是一选择器，其用于基于来自初始化信号线239的初始化信 号从来自转送长度线232的转送长度和从差分转送长度寄存器248输出的差分转送长度中 选择一个。该情况中的差分转送长度是指通过从转换后的请求中所指示的转送长度中减去 过去输出的划分后的请求的转送长度的累计总值获得的转送长度。转送长度选择块244被提供来自初始化信号线239的初始化信号时，转送长度选 择块244选择从转送长度线232提供的传送长度。另一方面，当转送长度选择块244未被 提供来自初始化信号线239的初始化信号时，转送长度选择块244选择从差分转送长度寄 存器248输出的差分传送长度。此外，转送长度选择块244向转送长度输出块246和差分 转送长度计算块247输出转送长度和差分转送长度中被选择的那个。划分长度生成块245基于被包括在起始地址中并且从起始地址输出块241经由列 地址线255输出的起始列地址来生成用于划分转换后的请求的划分长度。划分长度生成块 245例如计算出从来自起始地址输出块241的起始地址中所包括的起始列地址到该起始地 址中所指示的行的终止列地址之间的长度来作为划分长度。在该情况中，划分长度生成块 245预先保持每一行的终止列地址。
在该情况中，划分长度生成块245基于来自起始地址输出块241的起始地址中所 包括的起始列地址，来生成以存储器系统500中的突发长度为单位的划分长度。在该情况 中，划分长度生成块245例如基于来自起始地址输出块241的起始列地址中的低阶两比特， 来生成以突发长度为单位的划分长度。即，划分长度生成块245将从通过起始列地址的低 阶两比特确定的突发长度单位中存取的起始位置到突发长度单位中的终止位置之间的长 度设置为划分长度。例如，当起始列地址的低阶两比特的值为“3”时，起始列地址的低阶两 比特的值指示突发长度单位的终止，因此，划分长度生成块245将划分长度设置为“1”。在该示例中，划分长度生成块245预先保持示出起始列地址中低阶两比特的值与 划分长度之间的关系的划分长度对应表。划分长度对应表是基于DDR标准生成的。划分长 度对应表例如示出当起始列地址低阶两比特的值为“0”时，划分长度为“4” ；当起始列地 址低阶两比特的值为“1”时，划分长度为“2” ；当起始列地址低阶两比特的值为“2”时，划 分长度为“2”;以及当起始列地址低阶两比特的值为“3”时，划分长度为“1”。顺便提及，因 为存储器系统500中的行的单位与突发长度的单位相互一致，所以，划分长度生成块245可 以通过基于划分长度对应表生成以突发长度为单位的划分长度，来以行为单位划分转换后 的请求。此外，划分长度生成块245向转送长度输出块246输出基于来自列地址线255的 起始列地址生成的划分长度。顺便提及，划分长度生成块245是权利要求中所记载的划分 长度生成块的一个示例。
转送长度输出块246输出来自划分长度生成块245的划分长度和来自转送长度选 择块244的转换后的请求的转送长度或来自差分转送长度寄存器248的差分转送长度中较 小的一个，作为划分后的请求的转送长度。顺便提及，转送长度输出块246是权利要求中所 记载的转送长度输出块的一个示例。差分转送长度计算块247在从转送长度选择块244输出的转送长度或差分转送长 度与从转送长度输出块246输出的转送长度之间执行相减。差分转送长度计算块247从自 转送长度选择块244输出的转送长度或差分转送长度中减去从转送长度输出块246输出 的转送长度。即，差分转送长度计算块247通过从转换后的请求中所指示的转送长度中减 去该转换后的请求中过去输出的划分后的请求的转送长度的累计总值，来计算差分转送长 度。此外，差分转送长度计算块247将计算出的差分转送长度提供给差分转送长度寄存器 248。差分转送长度寄存器248保持从差分转送长度计算块247输出的差分转送长度。 差分转送长度寄存器248将所保持的差分转送长度输出给转送长度选择块244。因此，划分长度生成块245的提供使得可以以存储器系统500中的突发长度为单 位或以行为单位生成用于划分转换后的请求的划分长度。此外，起始地址输出块241的提 供使得可以输出转换后的请求的起始地址和通过将转换后的请求的起始地址与划分长度 的累计总值相加获得的下一地址中的一个，作为划分后的请求的起始地址。此外，转送长度输出块246的提供使得可以输出划分长度生成块245中所生成的 划分长度和通过从转换后的请求的转送长度中减去划分长度的累计总值获得的差分转送 长度中较小的一个，作为划分后的请求的转送长度。以下，将参考附图来描述由请求划分部 件240对转换后的请求进行划分的示例。
由请求划分部件240对转换后的请求进行划分的示例图5是示出根据本发明一个实施例的由请求划分部件240对转换后的请求进行 划分的示例的时序图。在该情况中，假定转换后的请求指示第“0”个存储体、第“0”行、第 “fc”列(0/0/fc)为起始地址，并且“8”为转送长度。在该示例中，第0行的终止列地址是 第ff列地址。即，假定接收到指示了要在存储器系统500中存取的范围的请求，该范围跨 越第0行和第1行。此外，假定划分长度生成块245基于如参考图4所述的基于DDR标准 的划分长度对应表的示例来生成划分长度。顺便提及，以下，存储体地址(B)、行地址(R)和 列地址(C)将被表示为B/R/C。图5示出转换后的请求线230中所包括的初始化信号线239、起始地址线231和转 送长度线232。此外，图5示出起始地址输出块241、转送长度选择块244、列地址线255、划 分长度生成块245、下一起始地址寄存器243和差分转送长度寄存器248。此外，图5示出 划分后的请求线311中所包括的起始地址线251和转送长度线252。此外，假定时间从左向 右流逝(时刻t0至t2)。在时刻t0，经由初始化信号线239提供初始化信号，并且分别从起始地址线231和 转送长度线232提供转换后的请求的起始地址“0/0/fc”和转送长度“8”。在该情况中，由于初始化信号被提供给起始地址输出块241，所以，转换后的请求 的起始地址“0/0/fc”从起始地址输出块241被输出给划分后的请求线311的起始地址线 251。与这一起，由于初始化信号还被提供给转送长度选择块244，所以，转送长度选择块 244从转送长度线232输出转换后的请求的转送长度“8”。此时，由于来自列地址线255的起始列地址(fc)的低阶两比特指示“0”，所以从 划分长度生成块245输出划分长度“4”。然后，转送长度输出块246向划分后的请求线311 的转送长度线252输出来自划分长度生成块245的划分长度“4”，该长度是来自转送长度线 232的转送长度“8”和来自划分长度生成块245的划分长度“4”中较小的值。与这一起，下一起始地址寄存器243保存在下一起始地址计算块242中通过将划 分长度“4”与转换后的请求的起始地址“0/0/fc”相加获得的下一起始地址“0/1/0”。此 外，差分转送长度寄存器248保存在差分转送长度计算块247中通过从转送长度选择块244 的输出“8”中减去转送长度输出块246的输出“4”获得的差分转送长度“4”。在时刻tl，因为初始化信号未被提供给起始地址输出块241，所以，下一起始地址 寄存器243中所保持的下一起始地址“0/1/0”被输出给划分后的请求线311的起始地址线 251。与这一起，因为初始化信号也未被提供给转送长度选择块244，所以转送长度选择块 244输出差分转送长度寄存器248中所保持的差分转送长度“4”。此时，由于来自列地址线255的起始列地址(0)的低阶两比特指示“0”，所以从划 分长度生成块245输出划分长度“4”。然后，因为来自转送长度选择块244的差分转送长度 “4”和来自划分长度生成块245的划分长度“4”是相同的，所以，转送长度输出块246向划 分后的请求线311的转送长度线252输出“4”。与这一起，下一起始地址寄存器243保存在下一起始地址计算块242中通过将“4” 与转换后的请求的起始地址“0/1/0”相加获得的下一起始地址“0/1/4”。此外，差分转送长 度寄存器248保存在差分转送长度计算块247中通过从转送长度选择块244的输出“4”中 减去转送长度输出块246的输出“4”获得的差分转送长度“0”。
因此，划分长度生成块245基于转换后的请求的物理地址中所包括的起始列地址 来以突发长度为单位生成划分长度。从而，转换后的请求可以以存储器系统500中的行为 单位被划分。以下，将参考附图来描述通过基于转换后的请求的物理地址以行为单位划分 转换后的请求以改善对存储器系统500的存取的时段的示例。请求未被适配器211划分的示例图6是图示出在适配器211未以存储器系统500的行为单位划分请求的情况中写 入存储器系统500的操作的时序图。图6示出客户端111和112以及仲裁器310的输出信 号。图6还示出被提供给命令线401和数据线411的信号。在该示例中，如在图5中一样，从客户端111发布请求(X) 601，请求(X) 601指示了 与起始地址“0/0/fc”相对应的逻辑地址以及转送长度“8”。假定之后从客户端112发布请 求(Y)602，请求(Υ)602指示了与请求(Χ)601的存储体地址(0)不同的起始地址“ 1/0/0” 以及转送长度“4”。
在该示例中，客户端111、112和存储器控制装置200的操作时钟被设置为166MHz， 并且存储器系统500中的存储器时钟被设置为333MHz。因此，存储器时钟的时钟频率是操 作时钟的时钟频率的两倍，因此，当划分后的请求的转送长度是“4”时，与两倍转送长度相 对应的“8”个字的数据被连续转送给存储器系统500。首先，在时刻t0，从客户端111发布请求(X) 601。在时刻tl，从客户端112发布请 求(Y) 602，并且仲裁器310将从客户端111发布的请求(X) 610输出给存储器控制器320。之后，在时刻t2，仲裁器310向存储器控制器320输出从客户端112发布的请求 (Y) 620。然后，紧邻在时刻t3之前，基于请求(X) 610发布的并指示第“fc”列和转送长度 “4”的写命令(W)611从存储器接口 400经由命令线401输出给存储器系统500。从而，紧邻 在时刻t5之前，来自客户端111的写入数据612经由数据线411被转送给存储器系统500。 顺便提及，在该情况中假定在时刻to前已经发布了指示第“0”个存储体和第“0”行的活动 命令(active command) 0在时刻t9后，指定第“0”个存储体的预充电命令(P)613从存储器接口 400输出。 之后，紧邻在时刻tl2之前，基于请求(X)610发布的并且指定第“0”个存储体、第“1”行的 活动命令(A)614从存储器接口 400经由命令线401输出。之后，在时刻tl4，指定第“0”列和转送长度“4”的写命令(W) 615从存储器接口 400经由命令线401输出。从而，在时刻tl6之后，来自客户端111的写入数据616经由数 据线411被转送给存储器系统500。之后，紧邻在时刻t21之前，指定第“0”个存储体的预充电命令(P)617从存储器 接口 400输出。之后，紧接在时刻t23之后，基于请求(Y) 620发布的并指定第“1”个存储 体、第“0”行的活动命令(A) 621从存储器接口 400经由命令线401输出。然后，紧邻在时刻t26之前，指定第“0”列和转送长度“4”的写命令(W) 622从存 储器接口 400经由命令线401输出。从而，紧邻在时刻t28之前，来自客户端111的写入数 据623经由数据线411被转送给存储器系统500。因此，当相关技术领域中的存储器控制装置200接收到指定对相同存储体中的多 个行进行存取的一个请求时，对相同存储体中不同行进行存取的命令被连续发布。因此，降 低了将数据转送至存储器系统500的效率，并且延长了存取时段A。接着，以下将参考附图来描述根据本发明一个实施例的存储器控制装置200的情况。请求被适配器211划分的示例图7是图示出根据本发明一个实施例的通过存储器控制装置200写入存储器系统 500的操作的时序图。图7示出客户端111和112、适配器211和212以及仲裁器310的输 出信号。图7还示出提供给命令线401和数据线411的信号。在该示例中，从客户端111 和112发布的请求(X)601和请求(Y)602与图6中示出的那些类似，并且因此以下将省略 对它们的描述。在时刻11，适配器211将来自客户端111的请求(X) 601的逻辑地址转换成物理地 址，并且基于转换出的物理地址将划分后的请求(Xl)711输出给仲裁器310。之后，在时刻 t2，划分后的请求(X2) 712和划分后的请求(Y) 720分别从两个适配器211和212输出给仲 裁器310。在该情况中，请求(X)601被划分成指定起始地址“0/0/fc”和转送长度“4”的划 分后的请求(XI) 711和指定起始地址“0/1/0”和转送长度“4”的划分后的请求(X2)712，如 图5中所示。此外，来自客户端112的请求(Y)602的起始地址被转换成物理地址，并且指定 起始地址“1/0/0”和转送长度“4”的请求被从适配器212输出作为划分后的请求(Y)720。 此外，在时刻t2，仲裁器310从适配器211输出划分后的请求(Xl)730。之后，在时刻t3，仲裁器310输出从划分后的请求(X2)712和划分后的请求 (Y) 720中选出的划分后的请求(Y)720。这是因为划分后的请求(X2) 712所指示的存储体 与之前刚输出的划分后的请求(Xl)730的存储体相同并且所指示的行与之前刚输出的划 分后的请求(Xl)730的行不同。因此，仲裁器310选择指定不同存储体(1)的划分后的请 求(Y) 720，并且将所选择的划分后的请求(Y) 740输出给存储器控制器320。之后，在时刻 t4，划分后的请求(X2) 750从仲裁器310输出。此外，紧邻在时刻t4之前，基于划分后的请求(Xl)730发布的并且指定第“fc”列 和转送长度“4”的写命令(W)731从存储器接口 400经由命令线401输出。因此，来自客户 端111的写入数据732经由数据线411被转送给存储器系统500。顺便提及，在该情况中假 定在时刻to之前已经发布了指定第“0”个存储体和第“0”行的活动命令。然后，紧邻在时刻t6之前，基于划分后的请求(Y)740发布的并且指定第“0”列和 转送长度“4”的写命令(W) 741从存储器接口 400输出。因此，在数据732的转送之后，来 自客户端112的写入数据742经由数据线411被转送给存储器系统500。顺便提及，在该情 况中还假定在时刻tO之前已经发布了指定第“ 1”个存储体和第“0”行的活动命令。接着，在时刻tl2之后，指定第“0”个存储体的预充电命令(P)733经由命令线401 被发布，并且指定第“1”个存储体的预充电命令(P) 743经由命令线401被接连发布。之后， 紧邻在时刻tl5之前，基于划分后的请求(X2)750发布的并且指定第“0”个存储体和第“1” 行的活动命令(A)751从存储器接口 400经由命令线401输出。接着，紧接在时刻tl7之后，指定第“0”列和转送长度“4”的写命令(W)752从存 储器接口 400经由命令线401输出。因此，来自客户端111的写入数据753经由数据线411 被转发给存储器系统500。这样通过适配器211将请求(X)601的逻辑地址转换成物理地址并且以行为单位 划分转换后的请求能够缩短存取时段B。即，当仲裁器310接收到多个划分后的请求(X2和Y) 712和720时，仲裁器310可以基于之前刚输出的划分后的请求(Xl) 730的物理地址来选 择要被输出的划分后的请求。因此，可以抑制指定相同存储体中不同的行地址的那些划分 后的地址的连续输出。因此，缩短了存储器系统500中的存取时段，并且可以提高数据转送 的效率。存储器控制装置200 的操作示例接下来将参考附图来，描述根据本发明实施例的存储器控制装置200的操作。图8是示出根据本发明第一实施例的存储器控制装置200的存储器控制方法的处 理过程的示例的流程图。首先，地址转换部件220将从客户端111至114发布的请求的逻辑地址转换成存 储器系统500的物理地址(步骤S911)。顺便提及，步骤S911是权利要求中所描述的地址 转换步骤的一个示例。接着，请求划分部件240基于从地址转换部件220输出的转换后的 请求的物理地址来针对存储器系统500以命令为单位划分转换后的请求(步骤S912)。例 如，请求划分部件240以存储器系统500中的行为单位或突发长度为单位来划分转换后的 请求。顺便提及，步骤S912是权利要求中所记载的请求划分步骤的一个示例。之后，仲裁器310基于划分后的请求的物理地址，关于与客户端111至114中的各 个客户端相对应的请求划分部件240输出的划分后的请求的输出次序来执行仲裁(步骤 S913)。仲裁器310例如选择除了所指定的存储体地址与之前刚输出的划分后的请求的存 储体地址相同并且所指定的行地址与之前刚输出的划分后的请求的行地址不同这样的划 分后的请求以外的划分后的请求。顺便提及，步骤S913是权利要求中所记载的仲裁步骤的 一个示例。接着，存储器控制器320基于所选择的划分后的请求来向存储器系统500发布 命令(步骤S914)。之后，数据总线控制器330判断仲裁器310所选择的划分后的请求是写请求还是 读请求(步骤S915)。当划分后的请求是写请求时，数据总线控制器330基于划分后的请求 中所指示的客户端标识信息来改变写选择器340的连接。因此，来自划分后的请求中所指 示的客户端111至114的写入数据经由存储器接400输出给存储器系统500 (步骤S916)。另一方面，当划分后的请求是读请求时，数据总线控制器330基于划分后的请求 中所指示的客户端标识信息来改变读选择器370的连接。因此，划分后的请求中所指定的 物理地址的数据被输出给该划分后的请求中所指示的客户端，这些数据被包括在存储器系 统500中所存储的数据中(步骤S917)。然后，针对划分后的请求的存储器控制处理结束。因此，在本发明的第一实施例中，通过提供适配器211至214，仲裁器310能够抑制 降低存储器系统500中数据转送效率的划分后的请求的输出。顺便提及，在本发明的第一实施例中，已经描述了从客户端111至114发布指定起 始地址和转送长度的请求的情况。然而，本发明第一实施例也适用于指定一个地址的请求 被连续发布的情况。因此，将描述指定一个地址的请求被连续发布的情况中的适配器211 至214作为以下第二实施例。<2.第二实施例〉适配器211的配置示例图9是示出根据本发明第二实施例的适配器211的配置示例的框图。适配器211 包括地址转换部件220、请求划分部件640和连续输出部件680。地址转换部件220与图2中示出的类似。因此，用与图2中相同的标号来标识地址转换部件220，并且以下将省略对 其的详细描述。地址转换部件220将从客户端111中连续发布的并且指定一个逻辑地址的多个连 续的请求中所指示的逻辑地址转换成物理地址。然后，地址转换部件220向请求划分部件 640输出这多个转换后的连续的请求。请求划分部件640将来自地址转换部件220的多个连续的请求生成为指示起始地 址和转送长度的请求，并且以存储器系统500中的行为单位或以突发长度为单位来划分所 生成的请求。请求划分部件640经由划分后的请求线670来向连续输出部件680输出划分 后的请求。顺便提及，请求划分部件640是权利要求中所记载的请求划分部件的一个示例。连续输出部件680连续地输出从请求划分部件640经由划分后的请求线670顺次 输出的划分后的请求。连续输出部件680保存从请求划分部件640顺次输出的划分后的请 求，并且基于多个所保持的划分后的请求经由划分后的请求线311来向仲裁器310连续输 出这多个所保持的划分后的请求。顺便提及，连续输出部件680是权利要求中所记载的连 续输出部件的一个示例。接着，以下将参考附图来描述请求划分部件640和连续输出部件680的具体配置。请求划分部件640的配置示例图10是示出根据本发明第二实施例的请求划分部件640的配置示例的框图。请 求划分部件640包括地址寄存器641、使能寄存器642、最后信号寄存器643、起始地址选择 块644、起始地址确定块645和起始地址寄存器646。请求划分部件640还包括地址比较块 647、请求获取信号生成块648、转送长度生成计数器649和请求输出块650。请求划分部件640还包括起始地址输出块661、下一起始地址计算块662和下一起 始地址寄存器663。请求划分部件640还包括转送长度选择块664、划分长度生成块665、转 送长度输出块666、差分转送长度计算块667和差分转送长度寄存器668。顺便提及，这些 块的配置和图4中的类似，因此以下将省略对它们的描述。图10还示出转换出的请求线230中所包括的地址线233、地址使能线234和最后 信号线235。地址线233被提供通过地址转换部件220转换后的连续请求的物理地址。此 外，地址使能线234被提供指示该被提供给地址线233的物理地址是否活动的使能信号。此 外，最后信号线235被提供指示通过地址转换部件转换后的多个连续的请求的终止的最后信号。地址寄存器641保持从地址线233提供的物理地址。地址寄存器641将所保持的 物理地址输出给起始地址选择块644和地址比较块647。使能寄存器642保持从地址使能线234提供的使能信号。使能寄存器642将所保 持的使能信号输出给起始地址确定块645和转送长度生成计数器649。最后信号寄存器643保持从最后信号线235提供的最后信号线。最后信号寄存器 643将所保持的最后信号输出给地址比较块647。起始地址选择块644是用于基于当转送长度生成计数器649的计数值为初始值时 从转送长度生成计数器649输出的初始化信号，来选择地址寄存器641和起始地址寄存器 646中的一个的选择器。当初始值信号从转送长度生成计数器649输出时，起始地址选择块 644选择地址寄存器641中所保持的地址。
另一方面，当初始值信号未从转送长度生成计数器649输出时，起始地址选择块 644选择起始地址寄存器646中所保持的起始地址。此外，起始地址选择块644将所选择的 地址输出给请求输出块650和起始地址寄存器646。 起始地址确定块645基于来自使能寄存器642的使能信号和来自转送长度生成计数器649的初始值信号来判断是否使起始地址寄存器646保存来自起始地址选择块644的 输出。当起始地址确定块645同时接收到使能信号和初始值信号时，起始地址确定块645 使起始地址寄存器646保存来自起始地址选择块644的地址作为起始地址。否则，起始地 址确定块645不使起始地址寄存器646保存从起始地址选择块644输出的地址。此外，起始地址确定块645输出用于使起始地址寄存器646将来自起始地址选择 块644的输出保存到起始地址寄存器646的保存信号。起始地址确定块645例如由逻辑相 乘电路实现。在该示例中，当从转送长度生成计数器649输出“H(高)”作为初始值信号并 且从使能寄存器642输出“H(高)，，作为使能信号时，起始地址确定块645输出“H(高)，， 作为保存信号。否则，起始地址确定块645输出“L(低)”。起始地址寄存器646基于来自起始地址确定块645的保存信号将由起始地址选择 块644选择的地址保存为起始地址。起始地址寄存器646将所保持的起始地址输出给起始 地址选择块644。地址比较块647将地址寄存器641中所保持的地址与接下来要被保持在地址寄存 器641中的地址相比较，从而判断这两个地址是否相互连续。地址比较块647基于来自地 址使能线234的使能信号和来自最后信号寄存器643的最后信号来将从地址线233提供的 地址与地址寄存器641中所保持的地址相互比较。当地址比较块647被提供来自地址使能线234的使能信号时，地址比较块647将 从地址线233提供的地址与从地址线233提供的紧前的地址相比较来判断这两个地址是否 相互连续。即，当与地址寄存器641中所保持的地址相比较，来自地址线233的存储体地址 相同、来自地址线233的行地址相同并且来自地址线233的列地址大1时，地址比较块647 判定这两个地址相互连续。否则，地址比较块647判定来自地址线233的地址与来自地址 寄存器641的地址相互不连续。此外，当地址比较块647判定这些地址相互不连续时，地址比较块647向请求获取 信号生成块648和转送长度生成计数器649输出不连续的信号。此外，当地址比较块647 被提供来自最后信号寄存器643的最后信号时，地址比较块647在不执行比较的情况下向 请求获取信号生成块648和转送长度生成计数器649输出不连续信号。转送长度生成计数器649是当地址比较块647判定这些地址相互连续时基于来自 使能寄存器642的使能信号每次将计数值递增1的计数器。转送长度生成计数器649将递 增后的计数值作为转送长度输出给请求输出块650。此外，当转送长度生成计数器649被提供来自地址比较块647的不连续信号时，转 送长度生成计数器649将计数值设置为“1”作为初始值，并且将初始值信号经由初始值信 号线655提供给起始地址选择块644和起始地址确定块645。此外，当计数值与某一转送长 度阈值一致时，转送长度生成计数器649将一致信号提供给请求获取信号生成块648，并且 之后将计数值设置为该初始值。请求获取信号生成块648生成用于使请求输出块650获取从起始地址选择块644输出的起始地址和从转送长度生成计数器649输出的转送长度的请求获取信号。请求获取信号生成块648基于来自地址比较块647的不连续信号或来自转送长度生成计数器649的 一致信号来生成请求获取信号。此外，请求获取信号生成块648向请求输出块650输出所 生成的请求获取信号。请求获取信号生成块648例如由逻辑相加电路实现。在该示例中，当从地址比较 块647提供“H”作为不连续信号或从转送长度生成计数器649提供“H”作为一致信号时， 请求获取信号生成块648输出“H”作为请求获取信号。请求输出块650基于来自请求获取信号生成块648的请求获取信号来获取从起始 地址选择块644输出的起始地址和从转送长度生成计数器649输出的转送长度。从而，指 示起始地址和转送长度的请求从多个连续的请求中生成。之后，请求输出块650将指示提 供所生成的请求的定时的初始化信号提供给初始化信号线659，并且将起始地址和转送长 度分别输出给起始地址线651和转送长度线652。由请求划分部件640划分连续请求的示例图11是示出根据本发明第二实施例的由请求划分部件640划分连续请求的示例 的时序图。该时序图示出生成指定请求作为从请求输出块650输出的请求的范围的示例。在该情况中假定从地址转换部件220提供从第0个存储体、第0行、第fc列的地 址(0/0/fc)至第0个存储体、第1行、第3列的地址(0/1/3)这8个连续的请求。在该示 例中，第0行的终止列地址是第ff列地址。即，假定存储器系统500中要被存取的范围跨 越第0行和第1行。此外，假定时间从左向右流逝(时刻to至til)。图11示出转换后的请求线230中所包括的地址线233、地址使能线234和最后信 号线235的输出信号。此外，图11示出地址寄存器641、使能寄存器642、最后信号寄存器 643、转送长度生成计数器649、初始值信号线655和起始地址确定块645的输出信号。此 夕卜，图11示出起始地址寄存器646、地址比较块647和请求获取信号生成块648的输出信 号。此外，图11示出起始地址线651和转送长度线652的输出信号。在该情况中，在时刻 t0紧前，转送长度生成计数器649的计数值是初始值“1”。首先，从时刻t0至时刻t7，从地址线233连续地输出从第一连续请求的地址 “0/0/fc”到第八连续请求的地址“0/1/3”。与这一起，从地址使能线234输出使能信号。此 夕卜，在时刻t7，从最后信号线235输出最后信号。在该情况中，在时刻tl，地址寄存器641保存第一连续请求的地址“0/0/fc”，并且 使能寄存器642保存使能信号。与这一起，因为转送长度生成计数器649的计数值保持为 “ 1”，所以从初始值信号线655输出初始化信号，并且起始地址选择块644输出来自地址寄 存器641的第一连续请求的地址“0/0/fc”。此时，由于初始化信号被输出并且使能信号从使能寄存器642被输出，所以，保存 信号从起始地址确定块645被输出。此外，由于地址被保持在地址寄存器641中的第一连 续请求的地址“0/0/fc”和地址从地址线233被输出的第二连续请求的地址“0/0/fd”相互 连续，所以，地址比较块647不输出不连续信号。在时刻t2，地址寄存器641保存第二连续请求的地址“0/0/fd”，并且使能寄存器 642保存使能信号。与这一起，起始地址寄存器646基于在时刻tl来自起始地址确定块645 的保存信号，来保存地址从起始地址选择块644被输出的第一连续请求的地址“0/0/fc”。
此时，由于在时刻11未从地址比较块647输出不连续信号，并且从使能寄存器642 输出了使能信号，所以转送长度生成计数器649的计数值被设置为“2”。此外，由于地址被 保持在地址寄存器641中的第二连续请求的地址“0/0/fdd”和地址从地址线233被输出的 第三连续请求的地址“ 0/0/fe ”相互连续，所以，地址比较块647不输出不连续信号。在时刻t3，地址寄存器641保存第三连续请求的地址“0/0/fe”，并且使能寄存器 642保存使能信号。由于在时刻t2未从地址比较块647输出不连续信号，并且从使能寄存 器642输出了使能信号，所以转送长度生成计数器649的计数器值被设置为“3”。此时，由 于地址被保持在地址寄存器641中的第三连续请求的地址“0/0/fe”和地址从地址线233 输出的第四连续请求的地址“0/0/ff”相互连续，所以地址比较块647不输出不连续信号。在时刻t4，地址寄存器641保存第四连续请求的地址“0/0/ff”，并且使能寄存器 642保存使能信号。由于在时刻t3未从地址比较块647输出不连续信号，并且从使能寄存 器642输出了使能信号，所以转送长度生成计数器649的计数器值被设置为“4”。此时，由于地址被保持在地址寄存器641中的第四连续请求的地址“0/0/ff”与地 址从地址线233输出的第五连续请求的地址“0/1/0”相互不连续，所以地址比较块647输 出不连续信号。从而，从请求获取信号生成块648输出请求获取信号，并且请求输出块650 获取起始地址寄存器646中所保持的起始地址“0/0/fc”和转送长度“4”来作为转送长度 生成计数器649的计数值。在时刻t5，地址寄存器641保存第五连续请求的地址“0/1/0”，并且使能寄存器 642保存使能信号。由于在时刻t4从地址比较块647输出不连续信号，所以转送长度生成 计数器649的计数器值被设置为初始值“1”。从而，从转送长度生成计数器649输出初始值 信号。因此，起始地址确定块645被提供初始值信号并且被提供来自使能寄存器642的使 能信号。因此，从起始地址确定块645输出保存信号。此外，基于初始值信号，地址被保持 在地址寄存器641中的第五连续请求的地址“0/1/0”从起始地址选择块644输出。此时，由于地址被保持在地址寄存器641中的第五连续请求的地址“0/1/0”和地 址从地址线233输出的第六连续请求的地址“0/1/1”相互连续，所以地址比较块647不输 出不连续信号。此外，由请求输出块650在时刻t4获得的地址“0/0/fc”和转送长度“4” 作为第一范围指定请求分别被提供给起始地址线651和转送长度线652。在时刻t6，地址寄存器641保存第六连续请求的地址“0/1/1”，并且使能寄存器 642保存使能信号。与这一起，起始地址寄存器646基于在时刻t5来自起始地址确定块645 的保存信号，保存地址从起始地址选择块644输出的第五连续请求的地址“0/1/0”。此外， 由于在时刻t5未从地址比较块647输出不连续信号并且从使能寄存器642输出了使能信 号，所以转送长度生成计数器649的计数器值被设置为“2”。此时，由于地址被保持在地址寄存器641中的第六连续请求的地址“0/1/1”与地 址从地址线233输出的第七连续请求的地址“0/1/2”相互连续，所以地址比较块647不输 出不连续信号。在时刻t7，地址寄存器641保存第七连续请求的地址“0/1/2”并且使能寄存器 642保存使能信号。由于在时刻t6未从地址比较块647输出不连续信号，并且从使能寄存 器642输出了使能信号，所以转送长度生成计数器649的计数器值被设置为“3”。此时，由 于地址被保持在地址寄存器641中的第七连续请求的地址“0/1/2”与地址从地址线233输出的第八连续请求的地址“0/1/3”相互连续，所以地址比较块647不输出不连续信号。在时刻t8，地址寄存器641保存第八连续请求的地址“0/1/3”，使能寄存器642保 存使能信号，并且最后信号寄存器643保存最后信号。此外，由于在时刻t7未从地址比较 块647输出不连续信号，并且从使能寄存器642输出了使能信号，所以转送长度生成计数器 649的计数值被设置为“4”。此时，由于从最后信号寄存器643输出最后信号，所以地址比较块647输出不连续 信号。因此，从请求获取信号生成块648输出请求获取信号，并且请求输出块650获取起始 地址寄存器646中所保持的起始地址“0/1/0”和转送长度“4”作为转送长度生成计数器 649的计数值。在时刻t9，请求输出块650将由请求输出块650在时刻t8获得的起始地址 “0/1/0”和转送长度“4”作为第二范围指定请求分别提供给起始地址线651和转送长度线 652。因此，第一至第八连续请求被转换成指示地址“0/0/fc”和转送长度“4”的第一范 围指定请求和指示地址“0/1/0”和转送长度“4”的第二范围指定请求。即，当指定一个地 址的多个连续请求从地址转换部件220被顺次输出给请求划分部件640时，请求划分部件 640基于这多个连续请求来生成指示物理地址的起始地址和转送长度的范围指定请求。顺 便提及，这些连续请求和范围指定请求是权利要求中所记载的第一转换后的请求和第二转 换后的请求的一个示例。顺便提及，这样将多个连续的请求转换成范围指定请求在两个转换后的范围指定 请求之间产生空闲时间(时刻t6至t8)。以下，将参考附图来描述从划分后的请求线670 输出由请求输出块650生成的两个范围指定请求的示例。图12是示出从划分后的请求线670输出图11中所示的第一和第二范围指定请求 的示例的时序图。在该情况中假定从请求输出块650输出如图11中所示的指示起始地址 “0/0/fc”和转送长度“4”的第一范围指定请求和指示起始地址“0/1/0”和转送长度“4”的 第二范围指定请求。此外，假定划分长度生成块665基于如参考图4所述的基于DDR标准 的划分长度对应表来生成划分长度。图12示出初始化信号线659、起始地址线651和转送长度线652。此外，图12还 示出起始地址输出块661、转送长度选择块664、列地址线675、划分长度生成块665、下一起 始地址寄存器663和差分转送长度寄存器668。此外，图12示出划分后的请求线670中所 包括的起始地址线671和转送长度线672。此外，假定时间从左向右消逝(时刻t0至t5)。在时刻t0，从初始化信号线659提供初始化信号，并且分别从起始地址线651和转 送长度线652提供第一范围指定请求的起始地址“0/0/fc”和转送长度“4”。在该情况中，由于初始化信号被提供给起始地址输出块661，所以，起始地址输出 块661向划分后的请求线670的起始地址线671输出第一范围指定请求的起始地址“0/0/ fc”。与这一起，由于初始化信号也被提供给转送长度选择块664，所以转送长度选择块664 输出来自转送长度线652的第一范围指定请求的转送长度“4”。此时，由于来自列地址线675的起始列地址(fc)的低阶两比特指示“0”，所以从划 分长度生成块665输出划分长度“4”。然后，由于来自转送长度线652的转送长度“4”与来 自划分长度生成块665的划分长度“4”彼此相等，所以转送长度输出块666向划分后的请求线670的转送长度线672输出“4”作为划分长度。顺便提及，转送长度输出块666与向 转送长度线672的输出的定时相同步地向请求使能线673输出使能信号。从而，起始地址“0/0/fc”和转送长度“4”作为第一划分后的请求被输出给划分后 的请求线670。然后，第一范围指定请求的划分处理结束。与这一起，下一起始地址寄存器663保存通过在下一起始地址计算块662中将划 分长度“4”与转换后的请求的起始地址“0/0/fc”相加获得的下一起始地址“0/1/0”。此 外，差分转送长度寄存器668保存通过在差分转送长度计算块667中从转送长度选择块664 的输出“4”中减去转送长度输出块666的输出“4”获得的差分转送长度“0”。接着，在时刻t4，从初始化信号线659提供初始化信号，并且从起始地址线651和 转送长度线652分别提供第二范围指定请求的起始地址“0/1/0”和转送长度“4”。在该情况中，由于初始化信号被提供给起始地址输出块661，所以起始地址输出块 661向划分后的请求线670的起始地址线671输出第二范围指定请求的地址“0/1/0”。与 这一起，由于初始化信号也被提供给转送长度选择块664，所以，转送长度选择块664输出 来自转送长度线652的第二范围指定请求的转送长度“4”。此时，由于来自列地址线675的起始列地址(0)的低阶两比特指示“0”，所以从划 分长度生成块665输出划分长度“4”。之后，由于来自转送长度线652的转送长度“4”和来 自划分长度生成块665的划分长度“4”彼此相等，所以转送长度输出块666向划分后的请 求线670的转送长度线672示出“4”作为划分长度。从而，起始地址“0/1/0”和转送长度“4”作为第二划分后的请求被输出给划分后 的请求线670。然后，第二范围指定请求的划分处理结束。因此，当从请求输出块650输出的第一和第二范围指定请求被输出给划分后的请 求线670时，这些请求之间的输出间隔(时刻tl至t3)被保持。在该情况中，从请求输出 块650输出的范围指定请求之间的输出间隔由存储器系统500中行的间断引起。然而，当 转送长度生成计数器649中所设置的计数值达到转送长度阈值时也出现输出间隔。此时， 在指定相同存储体的相同行地址的多个划分后的请求之间出现空白时间。该空白时间将降 低存储器系统500的数据转送效率。例如，当仲裁器被提供所指定的存储体地址与指定相同存储体的相同行地址的多 个划分后的请求的存储体地址相同并且所指定的行地址与这些划分后的请求的行地址不 同的另一划分后的请求时，其中这多个划分后的请求之间出现空白时间，存储器系统500 的数据转送效率降低。在该情况中，指定相同存储体的不同行地址的划分后的请求从仲裁 器310被连续输出。因此，存储器系统500的数据转送效率明显降低。因此，通过向适配器211提供连续输出部件680来连续地输出从请求划分部件640 输出的划分后的请求，可以抑制存储器系统500的数据转送效率的降低。以下，将参考附图 来描述连续输出部件680的配置示例。连续输出部件680的配置示例图13是示出根据本发明第二实施例的连续输出部件680的配置示例的框图。连续输出部件680包括请求输出块681、转送长度相加块682、转送长度累计总值 比较块683、转送长度累计总值寄存器684、请求计数器685和输出信号生成块686。请求输出块681连续地输出由请求划分部件640划分后的多个划分后的请求。请求输出块681顺次保存从起始地址线671和转送长度线672提供的指示起始地址和转送长 度的划分后的请求。然后，请求输出块681基于由输出信号生成块686生成的输出信号来 连续地输出这多个所保持的划分后的请求。即，请求输出块681保存从请求划分部件640 顺次输出的划分后的请求，并且基于这多个所保持的划分后的请求来连续地输出多个划分 后的请求。此外，请求输出块681向划分后的请求线311中所包括的起始地址线691和转送 长度线692顺次输出这多个所保持的划分后的请求的起始地址和与这些起始地址相对应 的转送长度。顺便提及，请求输出块681是权利要求中所记载的连续输出部件的示例。转送长度相加块682经经由转送长度线672从请求划分部件640提供的转送长度 与转送长度累计总值寄存器684中所保持的转送长度累积总值加到一起。转送长度相加块 682将相加的结果作为转送长度累计总值输出给转送长度累计总值比较块683和转送长度 累计总值寄存器684。转送长度累计总值比较块683将由转送长度相加块682计算出的转送长度累计总 值与某一累计总值阈值相比较。当由转送长度相加块682计算出的转送长度累计总值变成 累计总值阈值或更大时，转送长度累计总值比较块683向输出信号生成块686输出转送长
度信号。转送长度累计总值寄存器684保持由转送长度相加块682计算出的转送长度累计 总值。转送长度累计总值寄存器684基于用于输出请求输出块681中所保持的多个划分后 的请求的输出信号，来将转送长度累计总值寄存器中所保持的值设置为初始值“0”。请求计数器685是基于指示从请求划分部件640经由请求使能线673输出的划分 后的请求的使能信号每次将请求计数器685的计数值递增1的计数器。当计数值变成某一 计数阈值时，请求计数器685经由信号线687向输出信号生成块686输出计数信号。请求 计数器685基于来自输出信号生成块686的输出信号来将计数值设置为初始值“0”。输出信号生成块686在接收到来自转送长度累计总值比较块683的转送长度信号 或来自请求计数器685的计数信号时，生成输出信号。输出信号生成块686将所生成的输 出信号输出给请求输出块681、转送长度累计总值寄存器684和请求计数器685。输出信号生成块686例如用逻辑相加电路实现。在该示例中，当从转送长度累计 总值比较块683提供“H”作为转送长度信号或从请求计数器685提供“H”作为计数信号时， 输出信号生成块686输出“H”作为输出信号。因此，通过设置转送长度累计总值比较块683，连续输出部件680能够基于与这多 个划分后的请求中所指示的传送长度的累计总值有关的累计总值阈值来连续输出这多个 划分后的请求。从而，可以减少因保持划分后的请求引起的存取延迟。此外，通过设置请求计数器685，连续输出部件680可以基于与这多个划分后的请 求的数目有关的计数器阈值来连续地输出多个划分后的请求。从而，如具有转送长度累计 总值比较块683—样，能够减少由保持划分后的请求引起的存取延迟。接着，将参考附图来 描述由连续输出部件680输出的划分后的请求的输出的示例。由连续输出部件680输出划分后的请求的示例图14是示出根据本发明第二实施例的连续输出部件680输出划分后的请求的示 例的时序图。图14示出划分后的请求线670中所包括的起始地址线671、转送长度线672
23和请求使能线673的输出信号。此外，图14示出转送长度相加块682、转送长度累计总值寄 存器684、转送长度累计总值比较块683、请求计数器685和输出信号生成块686的输出信 号。此外，图14还示出划分后的请求线311中所包括的起始地址线691和转送长度线692 的输出信号。在该情况中假定从请求划分部件640提供指定起始地址“0/0/fc”和转送长度“4” 的第一划分后的请求和提供指定起始地址“0/1/0”和转送长度“4”的第二划分后的请求。 此外，假定转送长度累计总值寄存器684和请求计数器685的每一个在时刻t0紧前被设置 为初始值“0”。此外，假定转送长度累计总值比较块683中所设置的累计总值阈值是“8”。 在该情况中假定时间从左向右消逝(时刻t0至t7)。首先，在时刻t0，从起始地址线671和转送长度线672提供第一划分后的请求的起 始地址“0/0/fc”和转送长度“4”，并且从请求使能线673提供使能信号。此时，转送长度 相加块682将通过将来自转送长度线672的转送长度“4”和作为转送长度累计总值寄存器 684的初始值的“0”加到一起获得的转送长度累计总值“4”输出给转送长度累计总值比较 块683和转送长度累计总值寄存器684。在时刻tl，转送长度累计总值寄存器684保存来自转送长度相加块682的转送长 度累计总值“4”。然后，请求计数器685的计数值基于来自请求使能线673的使能信号被设 置为“1”。接着，在时刻t4，从起始地址线671和转送长度线672提供第二划分后的请求的起 始地址“0/1/0”和转送长度“4”，从请求使能线673提供使能信号。此时，转送长度相加块 682将来自转送长度线672的转送长度“4”和转送长度累计总值寄存器684中所保持的转 送长度累计总值“4”加到一起，并且输出“8”作为新的转送长度累计总值。然后，由于从转 送长度相加块682输出的转送长度累计总值“8”与该累计总值阈值“8”相等，所以转送长 度累计总值比较块683将转送长度信号输出给输出信号生成块686。因此，基于来自输出信号生成块686的输出信号，请求输出块681中所保持的第一 划分后的请求的起始地址“0/0/fc”和转送长度“4”分别被提供给起始地址线691和转送 长度线692。接着，在时刻t5，请求输出块681中所保持的第二划分后的请求的起始地址 “0/1/0”和转送长度“4”分别被提供给起始地址线691和转送长度线692。此外，转送长度 累计总值寄存器684和请求计数器685的每一个基于来自输出信号生成块686的输出信号 被设置为初始值“0”。因此，通过提供连续输出部件680，从请求划分部件640输出的第一和第二划分后 的请求可以分别被输出给仲裁器310。因此可以抑制因在仲裁器310中在第一和第二划分 后的请求中选择来自另一客户端的划分后的请求引起的存储器系统500的转送效率的降 低。接着，存在通过改变多个连续请求的次序来将划分后的请求组合到一个划分后的 请求中的情况，以下将参考附图描述该情况作为根据本发明第二实施例的适配器211的修 改例。适配器211的配置的修改例图15是示出根据本发明第二实施例的适配器211的配置的修改例的框图。该适 配器211除了包括图9中所示的配置以外，还包括请求交换部件630和数据管理部件635。在该情况中，除请求交换部件630和数据管理部件635以外的配置与图9中的类似。因此， 应用与图9中相同的标号，并且以下将省略对除请求交换部件630和数据管理部件635以 外的配置的详细描述。请求交换部件630改变多个连续的请求被地址转换部件220转换成物理地址的顺 序。当请求交换部件630接收到具有不连续的地址的多个连续请求时，例如，请求交换部件 630重新布置这些请求以使得这些请求中所指示的地址为连续的地址。此外，请求交换部件 630例如根据针对存储器系统500中的列的某一存取顺序来交换连续的请求。此外，请求交 换部件630按照交换后的连续请求的顺序来向数据管理部件635提供交换信息。此外，请 求交换部件630向请求划分部件640提供交换后的连续请求。数据管理部件635基于从请求交换部件630提供的请求交换信息来经由数据线 131交换来自客户端111的写入数据。数据管理部件635保持从客户端111输出的写入数 据，并且基于请求交换信息来交换与交换后的连续请求相对应的写入数据，该写入数据被 包括在所保持的写入数据中。此外，数据管理部件635基于从仲裁器310经由信号线319 通知的仲裁结果，经由数据线341向写选择器340输出与允许对存储器系统500进行存取 的划分后的请求相对应的写入数据。以下，将参考附图来描述由请求交换部件630交换多个连续请求的示例。由请求交换部件630改变请求顺序的示例图16A和图16B是示出生成由请求交换部件630通过交换连续请求生成的划分后 的请求的示例的时序图。图16A是示出当连续的请求未被请求交换部件630交换时的划分 后的请求的示例的时序图。图16B是示出当连续的请求被请求交换部件630交换时的划分 后的请求的示例的时序图。在图16A和图16B中，从客户端111输出指示与物理地址“0/0/3”相对应的逻辑 地址“3”的第一连续请求和指示与物理地址“0/0/0”相对应的逻辑地址“0”的第二连续请 求。假定接下来输出指示与物理地址“0/0/1”相对应的逻辑地址“1”的第三连续请求和指 示与物理地址“0/0/2”相对应的逻辑地址“2”的第四连续请求。图16A示出请求线121中所包括的请求信号线125、允许信号线126、地址使能线 127和逻辑地址线128的输出信号。此外，图16A示出划分后的请求线670中所包括的请求 使能线673、起始地址线671和转送长度线672。在时刻t0，从客户端111经由请求信号线125输出请求发布对存储器系统500的 请求的请求信号。在时刻tl，从适配器211经由允许信号线126向客户端111输出允许信 号。从而，请求信号和允许信号被发布。在时刻t2，从客户端111经由地址使能线127和逻 辑地址线128输出使能信号和逻辑地址“3”作为第一连续请求。然后，在时刻t3，从客户端111经由地址使能线127和逻辑地址线128输出使能信 号和逻辑地址“0”作为第二连续请求。接着，在时刻t4，从客户端111经由地址使能线127 和逻辑地址线128输出使能信号和逻辑地址“1”作为第三连续请求。在时刻t5，从客户端 111经由地址使能线127和逻辑地址线128输出使能信号和逻辑地址“2”作为第四连续请 求。接着，在时刻t7，从请求划分部件640经由请求使能线673、起始地址线671和转 送长度线672输出使能信号、起始地址“0/0/3”和转送长度“1”作为第一划分后的请求。之后，在时刻t9，从请求划分部件640经由请求使能线673、起始地址线671和转送长度线672 输出使能信号、起始地址“0/0/0”和转送长度“3”作为第二划分后的请求。因此，当第一至第四连续请求从客户端111被发布时，第一和第二划分后的请求 从请求划分部件640被输出。图16B示出从请求交换部件630经由用于输出物理地址的物理地址线631输出的 物理地址信号。为了方便，图16B仅示出列地址。此外，图16B示出划分后的请求线670中 所包括的请求使能线673、起始地址线671和转送长度线672的输出信号。在时刻t0至时刻t4，从请求交换部件630经由物理地址线631顺次输出第一物理 地址“0/0/0”、第二物理地址“0/0/1 ”、第三物理地址“0/0/2”和第四物理地址“0/0/3”。然后，在时刻t5，从请求划分部件640经由请求使能线673、起始地址线671和转 送长度线672输出使能信号、起始地址“0/0/0”和转送长度“4”，作为第三划分后的请求。因此，提供请求交换部件630使得可以将第一至第四连续请求生成为一个划分后 的请求。因此，可以减少对存储器系统500的命令发布。因此，本发明的第二实施例即使在从客户端111至114发布指定一个地址的多个 连续请求时也能以命令为单位生成划分后的请求。从而可以提供对存储器系统500的存取效率。因此，根据本发明的实施例，通过提供适配器211至214，可以在仲裁器310中执行 具有存储器系统500中的良好数据转送效率的仲裁。从而，仅仲裁器310就能够执行考虑 了数据转送效率的请求顺序控制。顺便提及，尽管已经在本发明的第一和第二实施例中描述了适配器211至214的 基本功能，但是还可以向适配器211至214增加附加的功能。因此，将参考附图来简要描述 当附加的功能被添加到适配器211至214时的配置的示例作为第三实施例。<3.第三实施例>提供给适配器211的门功能的示例图17是示出根据本发明第三实施例的具有门功能的适配器211的配置的示例的 框图。适配器211除了包括图2中所示的配置以外还包括门部件810。在该情况中，除了门 部件810以外的配置与图2中的类似。因此，应用与图2中相同的标号，并且以下将省略对 除门部件810以外的配置的详细描述。门部件810在没有来自存储器控制装置200的对请求发布的准许的情况下，阻塞 向适配器211发布的请求。门部件810例如丢弃在启动存储器控制装置200时从客户端 111发布的请求。这是用于当存储器控制装置200在完成初始化操作前从客户端111接收 到请求时不能执行与客户端111的正常通信这样的情况中的误操作防止功能。因此，通过提供门部件810，在启动存储器控制装置200时在没有准许的情况下发 布的请求被阻塞。因此，可以防止与客户端111通信时的误操作。此外，向适配器211提供 门部件810消除了在客户端111侧提供门部件的需要。提供给适配器211的频率转换功能的示例图18是示出根据本发明第三实施例的具有频率转换功能的适配器211的配置示 例的框图。适配器211除了包括图2中所示的配置以外还包括频率转换部件820。在该情 况中，除了频率转换部件820以外的配置与图2的类似。因此，应用和图2中一样的标号，并且以下将省略对除了频率转换部件820以外的配置的详细描述。频率转换部件820在以相互不同的时钟频率操作的客户端111与存储器控制装置 200之间建立连接。频率转换部件820将与客户端111中的时钟频率(fa)相同步地生成 的信号变换成与存储器控制装置200中的时钟频率(fb)同步的信号。此外，频率转换部件 820将请求作为转换后的信号输出给地址转换部件220。这样向适配器211提供频率转换部件820使得存储器控制装置200可以在具有彼 此不同的时钟频率的存储器控制装置200和客户端111之间控制对存储器系统500的存 取。此外，向适配器211提供频率转换部件820消除了将存储器控制装置200的时钟频率 调节成客户端111的时钟频率的需要。消除了有关存储器控制装置200的设计的这样的限 制。提供给适配器211的数据宽度转换功能的示例图19A和图19B是示出根据本发明第三实施例的具有数据宽度转换功能的适配器 211的配置示例的框图。适配器211除了包括图2中所示的配置以外还包括数据宽度转换 部件。图19A是示出在地址转换部件220的前一级中提供数据宽度转换部件830的示例的 框图。图19B是示出在请求划分部件240的后一级中提供数据宽度转换部件840的示例的 框图。图19A和图19B中所示的除了数据宽度转换部件830和840以外的配置与图2中的 类似。因此，应用与图2中相同的标号，并且以下将省略对除了数据宽度转换部件830和 840以外的配置的详细描述。图19A中所示的数据宽度转换部件830在以相互不同的数据宽度执行转送的客户 端111和存储器控制装置200之间建立连接。数据宽度转换部件830例如保持从客户端 111以32比特的数据宽度提供的数据。之后，数据宽度转换部件830通过将存储器控制装 置200的具有64比特的数据宽度的所保持的数据经由数据线341转送给写选择器340来 转换数据。此外，数据宽度转换部件830将从客户端111发布的请求经由数据线131输出 给地址转换部件220。图19B中所示的数据宽度转换部件840在以相互不同的数据宽度执行转送的客户 端111和存储器控制装置200之间建立连接。数据宽度转换部件840例如保持从客户端 111以32比特的数据宽度提供的数据。然后，数据宽度转换部件840通过将存储器控制装 置200的具有64比特的数据宽度的所保持的数据经由数据线341转送至写选择器340来 转换数据。此外，数据宽度转换部件840将来自请求划分部件240的划分后的请求经由划 分后的请求线311输出给仲裁器310。这样提供数据宽度转换部件830或840使得存储器控制装置200可以在具有相互 不同的数据宽度的存储器控制装置200和客户端111之间执行向存储器系统500的数据转 送。此外，向适配器211提供数据宽度转换部件830或840使得可以在不考虑数据从客户 端111转送的数据宽度的情况下设计存储器控制装置200。提供给适配器211的连贯功能的示例图20是示出根据本发明第三实施例的适配器850的配置示例的框图。适配器850 对应于图2中所示的适配器211并且具有连贯管理功能。在该情况中假定当读操作或写操 作完成时从仲裁器310输出完成信号。在该情况中，划分后的请求线311和313以及完成 信号312和314连接到仲裁器310，并且数据线341和371连接到写选择器340和读选择器370。此外，从读请求线141提供读请求，并且存储器系统500中所存储的数据从数据线 151提供给发布该读请求的客户端。适配器850包括连贯管理部件860、写适配器870和读适配器880。写适配器870 对应于图2中所示的适配器211。读适配器880是通过使图2中所示的适配器211适于读 出来构成的。因此，以下将省略对写适配器870和读适配器880的描述。连贯管理部件860用于维持读请求和写请求的发布顺序。连贯管理部件860基于 从仲裁器310经由完成信号线312和314提供的完成信号来执行存储器系统500的连贯管 理。
这样提供连贯管理部件860使得可以在维持写请求和读请求的发布顺序的同时 通过划分后的请求来有效地存取存储器系统500。应当注意，本发明的实施例表示用来实施本发明的示例，并且，如本发明实施例中 所指定的，本发明实施例中的事项与权利要求中的具体创造性事项具有各自的对应关系。 类似地，权利要求中具体的创造性事项与本发明实施例中被给与相同名称的事项具有各种 的对应关系。然而，本发明不限于这些实施例，并且可以在不偏离本发明的精神的情况下对 这些实施例进行各种修改来实现。此外，本发明实施例中所描述的处理步骤可以被构建为具有一连串步骤的方法， 并且可以被构建为用于使得计算机执行这一连串步骤的程序或存储该程序的记录介质。可 用作记录介质的例如是CD (致密盘)、MD(迷你盘)、DVD (数字通用盘)、存储卡或蓝光光盘 (注册商标)。本申请包含2009年5月1日在日本专利局提交的日本在先专利申请JP 2009-111828中所公开的主题有关的主题，其全部内容通过引用被结合于此。
权利要求
一种存储器控制装置，包括地址转换部件，所述地址转换部件被配置为将从多个客户端发布的请求中所包括的逻辑地址转换成存储器的物理地址；请求划分部件，所述请求划分部件被配置为基于由所述地址转换部件转换出的转换后的请求的物理地址，来针对所述存储器以命令为单位划分所述转换后的请求；以及仲裁部件，所述仲裁部件被配置为基于从所述请求划分部件输出的划分后的请求中所指示的所述物理地址来执行仲裁。
2.根据权利要求1所述的存储器控制装置，其中，当由所述地址转换部件转换出的转换后的请求指定对所述存储器的相同存储体 的多个行的存取时，所述请求划分部件以所述相同存储体的行为单位划分所述转换后的请 求，并且当所述仲裁部件从所述请求划分部件接收到与所述多个客户端相对应的多个划分后 的请求时，所述仲裁部件执行仲裁，以输出所述划分后的请求中除了所指示的存储体地址 与之前刚输出的输出请求的存储体地址相同并且所指示的行地址与所述输出请求的行地 址不同的划分后的请求以外的一个划分后的请求。
3.根据权利要求2所述的存储器控制装置，其中所述地址转换部件向所述请求划分部件输出所述划分后的请求，所述划分后的请求指 示由所述物理地址表示的起始地址和作为要在所述存储器中存取的数据的长度的转送长 度；以及所述请求划分部件包括起始地址输出块，所述起始地址输出块被配置为输出所述转换后的请求的起始地址和 下一起始地址中的一个，作为所述划分后的请求的起始地址，所述下一起始地址是通过将 所述转换后的请求的起始地址与用于划分所述转换后的请求的划分长度的累计总值相加 所获得的，划分长度生成块，所述划分长度生成块被配置为生成从所述划分后的请求的起始地址 中所包括的起始列地址到所述划分后的请求的起始地址中所指示的行的终止列地址之间 的所述划分长度，其中所述划分后的请求的起始地址是从所述起始地址输出块输出的，以 及转送长度输出块，所述转送长度输出块被配置为输出由所述划分长度生成块所生成的 划分长度和通过从所述转换后的请求的转送长度中减去所述划分长度的累计总值所获得 的差分转送长度中较小的一个，作为所述划分后的请求的转送长度。
4.根据权利要求1中所述的存储器控制装置，其中，所述请求划分部件基于由所述地址转换部件转换出的转换后的请求的所述物理 地址，以所述存储器的突发长度为单位来划分所述转换后的请求。
5.根据权利要求1中所述的存储器控制装置，其中，当指定一个地址的多个第一转换后的请求被从所述地址转换部件顺次输出时， 所述请求划分部件基于所述多个第一转换后的请求来生成第二转换后的请求，并且以所述 存储器的行为单位来划分所生成的第二转换后的请求，其中所述第二转换后的请求指示由 所述物理地址表示的起始地址和作为要在所述存储器中存取的数据的长度的转送长度。
6.根据权利要求5中所述的存储器控制装置，还包括连续输出部件，所述连续输出部件被配置为保持从所述请求划分部件顺次输出的划分 后的请求，并且基于多个所保持的划分后的请求来连续地输出所述多个划分后的请求。
7.根据权利要求6中所述的存储器控制装置，其中所述连续输出部件基于与所述多个划分后的请求的数目有关的预定阈值，来连续 地输出所述多个划分后的请求。
8.根据权利要求6中所述的存储器控制装置， 其中所述连续输出部件基于与所述多个划分后的请求中所指示的所述转送长度的累 计总值有关的预定阈值，来连续地输出所述多个划分后的请求。
9.一种存储器控制方法，包括以下步骤将从多个客户端发布的请求中所包括的逻辑地址转换成存储器的物理地址； 基于通过所述地址转换步骤转换出的所述转换后的请求的物理地址，来针对所述存储 器以命令为单位划分所述转换后的请求；以及基于通过所述请求划分步骤生成的划分后的请求中所指示的所述物理地址来执行仲裁。
10.一种存储器控制装置，包括地址转换装置，所述地址转换装置用于将从多个客户端发布的请求中所包括的逻辑地 址转换成存储器的物理地址；请求划分装置，所述请求划分装置用于基于由所述地址转换装置转换出的转换后的请 求的物理地址来针对所述存储器以命令为单位来划分所述转换后的请求；以及仲裁装置，所述仲裁装置用于基于从所述请求划分装置输出的划分后的请求中所指示 的所述物理地址来执行仲裁。
全文摘要
本发明公开了存储器控制装置和存储器控制方法。该存储器控制装置包括地址转换部件，其被配置为将从多个客户端发布的请求中所包括的逻辑地址转换成存储器的物理地址；请求划分部件，其被配置为基于由地址转换部件转换出的转换后的请求的物理地址，来针对存储器以命令为单位划分转换后的请求；以及仲裁部件，其被配置为基于从请求划分部件输出的划分后的请求中所指示的物理地址来执行仲裁。
文档编号G06F12/02GK101876946SQ20101015920
公开日2010年11月3日 申请日期2010年4月26日 优先权日2009年5月1日
发明者五十岚孝博, 住广博, 早乙女晶彦, 松井康浩, 田中理生, 见城幸直, 高木聪 申请人:索尼公司