专利名称：超声数据采集芯片的制作方法
技术领域：
本发明涉及本发明属于片上系统，尤其涉及一种超声数据采集芯片。
背景技术：
超声检测系统一般包括硬件系统和软件系统两部分，分别完成超声波发射、回波接收、信号转换和信号处理功能和参数设置、信号分析和波形显示功能。超声数据采集卡是超声检测硬件系统的核心，负责接收软件系统下发的参数，用来控制超声波发射和回波接收，对回波信号进行高速AD (模数)转换、信号处理，并将处理后的信号上传给软件系统进行处理。目前常用的超声数据采集卡都是通过板级设计实现的，基于一片微处理器(51处理器或DSP)设计。由于微处理器本身处理速度有限，且芯片接口少，因此当超声检测通道较多时(一般超声数据采集卡都有四通道)需要分时工作，效率低，不能满足同时工作的要求，且数据采集速度慢(50MHz左右)，系统可靠性差。这种使用微处理器的超声采集卡已经不能满足工业产线对超声检测系统提出的高速、多通道、可靠等要求。片上系统S0C(System-On-Chip)也称为系统级芯片，是将包括存储器、信号采集和处理电路、CPU核等模拟、数字和混合电路构成的一个完整的电子系统集成到一个芯片上。它是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。随着 FPGA (Field-Programmable Gate Array，现场可编程门阵列)芯片容量的增加和性能的提高和硬件描述语言的发展，很多复杂的系统已经逐渐由板级设计转为芯片级设计，这大大降低了板级设计的工作量，减少了电磁兼容问题，提高了系统的可靠性。
发明内容
本发明要解决的技术问题是提供一种超声数据采集芯片，体积小、通用性好、处理速度快、扩展性强、可靠性高。为解决上述技术问题，本发明的超声数据采集芯片采用的技术方案是，超声数据采集芯片的各组成模块集成在一片FPGA中，超声数据采集芯片包括锁相环模块、编码器计数模块、PCI总线接口、超声数据上传模块、时序控制模块、多个超声检测通道模块；锁相环模块，用于产生超声数据采集芯片所有其他模块工作需要的时钟信号；编码器计数模块，用来计数芯片外部接入的编码器脉冲，计数值传送到各个超声检测通道模块；PCI总线接口，用于同上位机通信，接收上位机传来的参数，将相应参数分别传送到时序控制模块、各超声检测通道模块，并将超声数据上传模块传来的各超声检测通道模块的超声检测数据传送到上位机；超声数据上传模块，用于根据各超声检测通道模块的数据上传请求，将各超声检测通道模块的超声检测数据传送到PCI总线接口中；时序控制模块，用来接收芯片外部输入的触发脉冲或编码器脉冲，并根据上位机
4下发的参数，输出相应的采样脉冲、数据上传脉冲到各超声检测通道模块；各超声检测通道模块，用于接收芯片外部传来的经模数转换后的该超声检测通道模块的超声回波数据，并在在该超声检测通道模块的采样脉冲到来时根据上位机下发的参数，得到该超声检测通道模块的超声回波数据的A扫数据、C扫数据，将数据上传脉冲到来时的该超声检测通道模块的A扫数据、C扫数据、编码器计数模块传来的编码器脉冲计数值、上位机下发的参数一起打包作为该超声检测通道模块的超声检测数据，并发送数据上传请求到超声数据上传模块。超声数据采集芯片还包括一 SPI接口；SPI接口用于将芯片内PCI总线接口传来的相应参数发送到芯片外，并将芯片外传来的相应参数分别传送到时序控制模块、各超声检测通道模块。时序控制模块包括检测模式选择模块和数据上传定时模块；检测模式模块，接收芯片外部输入的触发脉冲和编码器脉冲，根据上位机下发的工作模式参数，输出工作模式信息给数据上传定时模块，并输出各超声检测通道模块的采样脉冲到各超声检测通道模块；数据上传定时模块，根据上位机通过下发的定时间隔参数和检测模式模块传来的工作模式信息定时发出数据上传脉冲到各超声检测通道模块。PCI总线接口包括参数配置模块和DMA数据上传模块；参数配置模块，接收上位机传来的参数并将相应参数分别传送到时序控制模块、 各超声检测通道模块及SPI接口；DMA数据上传模块，将超声数据上传模块传来的超声检测数据传送到上位机中。每一个超声检测通道模块包括一配置参数存储模块、一 AD数据接收模块、一数据预处理模块、一采样控制模块、一 A扫模块、一 C扫模块和一数据封装模块；配置参数存储模块，用于存储上位机下发的参数；AD数据接收模块，用于接收芯片外部传来的经模数转换后的超声回波数据；数据预处理模块，用于根据所述配置参数存储模块中的噪声抑制阈值参数、DAC补偿点参数，对AD数据接收模块接收到的超声回波数据进行噪声抑制和DAC补偿预处理，预处理后的超声回波数据输出到A扫模块及C扫模块；采样控制模块，用于根据所述配置参数存储模块中的采样起始位置参数、采样时间长度参数，根据时序控制模块产生的采样脉冲和数据上传脉冲，输出采样控制信号到A 扫模块及C扫模块，控制超声回波数据的采样和上传；A扫模块，在采样控制信号控制下，根据预处理后的超声回波数据及所述配置参数存储模块中的工作模式参数、压缩比参数，得到A扫数据；C扫模块，在采样控制信号控制下，根据所述配置参数存储模块中的间门起始位置参数、闸门宽度参数、闸门高度参数对预处理后的超声回波数据的幅度进行判断，得到缺陷点的幅度和位置信息作为C扫数据；数据封装模块，将数据上传脉冲到来时的该超声检测通道模块的A扫数据及C扫数据、编码器计数模块传来的编码器脉冲计数值、上位机下发的参数一起添加包头包尾，封装成一个数据包，作为该超声检测通道模块的超声检测数据，并发送数据上传请求到超声数据上传模块。
所述工作模式参数包括自由工作模式、编码器同步模式、编码器异步模式；自由工作模式下，时序控制模块输出的采样脉冲匹配于芯片外部输入的触发脉冲，A扫数据为根据压缩比参数对预处理后的超声回波数据压缩后的结果；编码器同步模式下，时序控制模块输出的采样脉冲匹配于芯片外部输入的编码器脉冲，A扫数据为根据压缩比参数对预处理后的超声回波数据压缩后并取包络的结果；编码器异步模式下，时序控制模块输出的采样脉冲匹配于芯片外部输入的触发脉冲，A扫数据为根据压缩比参数对预处理后的超声回波数据压缩后并取包络的结果。本发明的超声数据采集芯片，将超声检测系统多个超声检测通道、PCI总线接口、 超声数据上传、锁相环、编码器计数、SPI接口和时序控制等多个模块集成在一起，使用硬件描述语言Verilog HDL编程并集成到一片FPGA中，与PC机通过PCI接口总线通讯，可以多通道同时数据采集，能够对数据采集进行时序控制，能够对编码器脉冲计数，可以通过SPI 接口将上位机下发的参数同步发送到芯片外其他模拟采样片上系统，用来设置模拟采样系统的增益、触发电压、前端衰减和滤波通道等参数，还可以通过SPI接口实现多片超声数据采集芯片的级联以进行超声检测通道的扩展，由于FPGA设计在线可编程的灵活性，本发明的超声数据采集芯片与上位机、其他模拟采样片上系统之间的接口均可以灵活定义，可以方便的更改设计满足任何场合的需要。本发明的超声数据采集芯片具备体积小、通用性好、 处理速度快、扩展性强、可靠性高等优点。
下面结合附图及具体实施方式
对本发明作进一步详细说明。图1是本发明的超声数据采集芯片一实施方式示意图；图2是本发明的超声数据采集芯片一实施方式的PCI总线接口示意图；图3是本发明的超声数据采集芯片一实施方式的时序控制模块示意图；图4是本发明的超声数据采集芯片一实施方式的超声检测通道模块示意图；图5是本发明的超声数据采集芯片一实施方式的配置参数存储模块示意图。
具体实施例方式本发明的超声数据采集芯片一实施方式如图1所示，超声数据采集芯片的各组成模块集成在一片FPGA (Field-Programmable Gate Array，现场可编程门阵列)中，超声数据采集芯片包括锁相环模块、编码器计数模块、PCI (Peripheral Component Interconnect, 外设组件互连标准)总线接口、超声数据上传模块、SPI (Serial Peripheral hterface，串行外设接口)接口 /时序控制模块、多个(如四个、六个)超声检测通道模块；锁相环模块，用于产生超声数据采集芯片所有其他模块工作需要的时钟信号，如产生超声检测通道模块需要的100MHz时钟，时序控制模块和SPI接口需要的IOMHz时钟， PCI接口需要的35MHz时钟；编码器计数模块，用来计数芯片外部接入的编码器脉冲，能计数芯片外部接入的三个编码器脉冲，计数值作为被测工件的位置信息送到各个超声检测通道模块，与各个超声检测通道模块的A扫数据、C扫数据一起上传；PCI总线接口，用于同上位机通信，接收上位机传来的参数，将相应参数分别传送
6到时序控制模块、各超声检测通道模块及SPI接口，并将超声数据上传模块传来的各超声检测通道模块的超声检测数据传送到上位机；PCI总线接口如图2所示，包括参数配置模块和DMA (Direct Memory Access，直接内存访问)数据上传模块；参数配置模块接收上位机传来的参数并将相应参数分别传送到时序控制模块、各超声检测通道模块及SPI接口； DMA数据上传模块将超声数据上传模块传来的超声检测数据传送到上位机中，进行显示和判伤；SPI接口用于将芯片内PCI总线接口传来的相应参数发送到芯片外，并将芯片外传来的相应参数分别传送到时序控制模块、各超声检测通道模块；一较佳实施例，SPI接口于最大传输速率不大于1MB/S，每个命令连续发送3次，由接收端将其中两次一样的数据作为实际命令数据。超声数据上传模块分别与各超声检测通道模块及PCI总线接口中的DMA数据上传模块相连，数据上传模块根据各超声检测通道模块的数据上传请求，将各超声检测通道模块的超声检测数据传送到PCI总线接口中的DMA数据上传模块；时序控制模块，用来接收芯片外部输入的触发脉冲或编码器脉冲，并根据上位机下发的参数，输出相应的采样脉冲、数据上传脉冲到各超声检测通道模块，来控制各个超声检测通道模块的数据采集时序。如图3所示，时序控制模块包括检测模式选择模块和数据上传定时模块，检测模式模块接收芯片外部输入的触发脉冲和编码器脉冲，根据上位机下发的工作模式参数，输出工作模式信息m给数据上传定时模块，并输出各超声检测通道模块的采样脉冲P到各超声检测通道模块，工作模式参数包括自由工作模式、编码器同步模式、编码器异步模式，自由工作模式下，时序控制模块输出的采样脉冲匹配于芯片外部输入的触发脉冲，编码器同步模式下，时序控制模块输出的采样脉冲匹配于芯片外部输入的编码器脉冲，编码器异步模式下，时序控制模块输出的采样脉冲匹配于芯片外部输入的触发脉冲，数据上传定时模块根据上位机下发的定时间隔参数和工作模式信息m定时发出数据上传脉冲t到各超声检测通道模块，控制各超声检测通道模块的检测数据上传。超声检测通道模块，用于接收芯片外部传来的经模数转换后的该超声检测通道模块的超声回波数据，并在在该超声检测通道模块的采样脉冲到来时根据上位机下发的参数，得到该超声检测通道模块的超声回波数据的A扫数据、C扫数据，将数据上传脉冲到来时的该超声检测通道模块的A扫数据、C扫数据、编码器计数模块传来的编码器脉冲计数值、上位机下发的参数一起打包作为该超声检测通道模块的超声检测数据，并发送数据上传请求到超声数据上传模块。各超声检测通道模块功能相同，都用于实现A扫和C扫超声检测基本功能，如图4 所示，每一个超声检测通道模块均包括一配置参数存储模块、A D (模数)数据接收模块、一数据预处理模块、一采样控制模块、一 A扫模块、一 C扫模块、一数据封装模块；所述配置参数存储模块，用于存储上位机通过PCI总线接口或SPI接口下发的参数；如图5所示，配置参数存储模块包括双口 RAM和RAM读写控制器，当PCI总线接口、SPI 接口下发参数时，RAM读写控制器控制双口 RAM存入PCI总线接口、SPI接口当前下发的参数；在数据上传时存放在双口 RAM的参数被读出，与A扫数据、C扫数据、编码器脉冲计数值一起打包上传；AD数据接收模块，用于接收芯片外部传来的经模数转换后的超声回波数据，AD数
7据接收模块包括一 FIFO存储器，芯片外部传来的经模数转换后的超声回波数据经FIFO存储器缓存后读入数据预处理模块；数据预处理模块，用于根据所述配置参数存储模块中的噪声抑制阈值、DAC(距离振幅补偿)补偿点等参数，对AD数据接收模块接收到的超声回波数据进行噪声抑制和DAC 补偿预处理(低于噪声抑制阈值的超声回波信号被抑制为0，最多可以对超声回波信号进行16点的DAC补偿)，预处理后的超声回波数据d’输出到A扫模块及C扫模块；采样控制模块，用于根据所述配置参数存储模块中的采样起始位置、采样时间长度等参数，根据时序控制模块产生的采样脉冲P和数据上传脉冲t，输出采样控制信号、到 A扫模块及C扫模块，控制超声回波数据d’的采样和上传。A扫模块，在采样控制信号t。控制下，根据预处理后的超声回波数据d’及所述配置参数存储模块中的工作模式、压缩比等参数，得到A扫数据并缓存；工作模式参数包括自由工作模式、编码器同步模式、编码器异步模式；自由工作模式下，时序控制模块输出的采样脉冲匹配于芯片外部输入的触发脉冲，A扫数据为根据压缩比参数对预处理后的超声回波数据d’压缩后的结果；编码器同步模式下，时序控制模块输出的采样脉冲匹配于芯片外部输入的编码器脉冲，A扫数据为根据压缩比参数对预处理后的超声回波数据d’压缩后并取包络的结果；编码器异步模式下，时序控制模块输出的采样脉冲匹配于芯片外部输入的触发脉冲，A扫数据为根据压缩比参数对预处理后的超声回波数据d’压缩后并取包络的结^ οC扫模块，在采样控制信号t。控制下，根据所述配置参数存储模块中的闸门起始位置、闸门宽度、闸门高度等参数对预处理后的超声回波数据d’的幅度进行判断，得到缺陷点的幅度和位置信息作为C扫数据；数据封装模块，将数据上传脉冲到来时的该超声检测通道模块的A扫数据及C扫数据、编码器计数模块传来的编码器脉冲计数值、上位机下发的参数一起添加包头包尾，封装成一个数据包，作为该超声检测通道模块的超声检测数据，并发送数据上传请求到超声数据上传模块。本发明的超声数据采集芯片，将超声检测系统多个超声检测通道、PCI总线接口、 超声数据上传、锁相环、编码器计数、SPI接口和时序控制等多个模块集成在一起，使用硬件描述语言Verilog HDL编程并集成到一片FPGA中，与PC机通过PCI接口总线通讯，可以多通道同时数据采集，能够对数据采集进行时序控制，能够对编码器脉冲计数，可以通过SPI 接口将上位机下发的参数同步发送到芯片外其他模拟采样片上系统，用来设置模拟采样系统的增益、触发电压、前端衰减和滤波通道等参数，还可以通过SPI接口实现多片超声数据采集芯片的级联以进行超声检测通道的扩展，由于FPGA设计在线可编程的灵活性，本发明的超声数据采集芯片与上位机、其他模拟采样片上系统之间的接口均可以灵活定义，可以方便的更改设计满足任何场合的需要。本发明的超声数据采集芯片具备体积小、通用性好、 处理速度快、扩展性强、可靠性高等优点。
权利要求
1.一种超声数据采集芯片，其特征在于，超声数据采集芯片的各组成模块集成在一片 FPGA中，超声数据采集芯片包括锁相环模块、编码器计数模块、PCI总线接口、超声数据上传模块、时序控制模块、多个超声检测通道模块；锁相环模块，用于产生超声数据采集芯片所有其他模块工作需要的时钟信号；编码器计数模块，用来计数芯片外部接入的编码器脉冲，计数值传送到各个超声检测通道模块；PCI总线接口，用于同上位机通信，接收上位机传来的参数，将相应参数分别传送到时序控制模块、各超声检测通道模块，并将超声数据上传模块传来的各超声检测通道模块的超声检测数据传送到上位机；超声数据上传模块，用于根据各超声检测通道模块的数据上传请求，将各超声检测通道模块的超声检测数据传送到PCI总线接口中；时序控制模块，用来接收芯片外部输入的触发脉冲或编码器脉冲，并根据上位机下发的参数，输出相应的采样脉冲、数据上传脉冲到各超声检测通道模块；各超声检测通道模块，用于接收芯片外部传来的经模数转换后的该超声检测通道模块的超声回波数据，并在在该超声检测通道模块的采样脉冲到来时根据上位机下发的参数， 得到该超声检测通道模块的超声回波数据的A扫数据、C扫数据，将数据上传脉冲到来时的该超声检测通道模块的A扫数据、C扫数据、编码器计数模块传来的编码器脉冲计数值、上位机下发的参数一起打包作为该超声检测通道模块的超声检测数据，并发送数据上传请求到超声数据上传模块。
2.根据权利要求1所述的超声数据采集芯片，其特征在于，超声数据采集芯片包括一 SPI 接 Π ；SPI接口用于将芯片内PCI总线接口传来的相应参数发送到芯片外，并将芯片外传来的相应参数分别传送到时序控制模块、各超声检测通道模块。
3.根据权利要求1所述的超声数据采集芯片，其特征在于，时序控制模块包括检测模式选择模块和数据上传定时模块；检测模式模块，接收芯片外部输入的触发脉冲和编码器脉冲，根据上位机下发的工作模式参数，输出工作模式信息给数据上传定时模块，并输出各超声检测通道模块的采样脉冲到各超声检测通道模块；数据上传定时模块，根据上位机通过下发的定时间隔参数和检测模式模块传来的工作模式信息定时发出数据上传脉冲到各超声检测通道模块。
4.根据权利要求2所述的超声数据采集芯片，其特征在于，PCI总线接口包括参数配置模块和DMA数据上传模块；参数配置模块，接收上位机传来的参数并将相应参数分别传送到时序控制模块、各超声检测通道模块及SPI接口；DMA数据上传模块，将超声数据上传模块传来的超声检测数据传送到上位机中。
5.根据权利要求1到4任意一项所述的超声数据采集芯片，其特征在于，每一个超声检测通道模块包括一配置参数存储模块、一 AD数据接收模块、一数据预处理模块、一采样控制模块、一 A扫模块、一 C扫模块和一数据封装模块；配置参数存储模块，用于存储上位机下发的参数；AD数据接收模块，用于接收芯片外部传来的经模数转换后的超声回波数据； 数据预处理模块，用于根据所述配置参数存储模块中的噪声抑制阈值参数、DAC补偿点参数，对AD数据接收模块接收到的超声回波数据进行噪声抑制和DAC补偿预处理，预处理后的超声回波数据输出到A扫模块及C扫模块；采样控制模块，用于根据所述配置参数存储模块中的采样起始位置参数、采样时间长度参数，根据时序控制模块产生的采样脉冲和数据上传脉冲，输出采样控制信号到A扫模块及C扫模块，控制超声回波数据的采样和上传；A扫模块，在采样控制信号控制下，根据预处理后的超声回波数据及所述配置参数存储模块中的工作模式参数、压缩比参数，得到A扫数据；C扫模块，在采样控制信号控制下，根据所述配置参数存储模块中的间门起始位置参数、闸门宽度参数、闸门高度参数对预处理后的超声回波数据的幅度进行判断，得到缺陷点的幅度和位置信息作为C扫数据；数据封装模块，将数据上传脉冲到来时的该超声检测通道模块的A扫数据及C扫数据、 编码器计数模块传来的编码器脉冲计数值、上位机下发的参数一起添加包头包尾，封装成一个数据包，作为该超声检测通道模块的超声检测数据，并发送数据上传请求到超声数据上传模块。
6.根据权利要求5所述的超声数据采集芯片，其特征在于，所述工作模式参数包括自由工作模式、编码器同步模式、编码器异步模式；自由工作模式下，时序控制模块输出的采样脉冲匹配于芯片外部输入的触发脉冲，A扫数据为根据压缩比参数对预处理后的超声回波数据压缩后的结果；编码器同步模式下，时序控制模块输出的采样脉冲匹配于芯片外部输入的编码器脉冲，A扫数据为根据压缩比参数对预处理后的超声回波数据压缩后并取包络的结果；编码器异步模式下，时序控制模块输出的采样脉冲匹配于芯片外部输入的触发脉冲，A 扫数据为根据压缩比参数对预处理后的超声回波数据压缩后并取包络的结果。
7.根据权利要求1所述的超声数据采集芯片，其特征在于，超声检测通道模块为四个。
8.根据权利要求1所述的超声数据采集芯片，其特征在于，编码器计数模块计数芯片外部接入的三个编码器脉冲。
全文摘要
本发明公开了一种超声数据采集芯片，超声数据采集芯片的各组成模块集成在一片FPGA中，超声数据采集芯片包括锁相环模块、编码器计数模块、PCI总线接口、超声数据上传模块、时序控制模块、多个超声检测通道模块；与上位机通过PCI接口总线通讯，可以多通道同时数据采集，能够对数据采集进行时序控制，能够对编码器脉冲计数，可以通过SPI接口将上位机下发的参数同步发送到芯片外其他模拟采样片上系统，还可以通过SPI接口实现多片超声数据采集芯片的级联以进行超声检测通道的扩展。本发明的超声数据采集芯片具备体积小、通用性好、处理速度快、扩展性强、可靠性高等优点。
文档编号G06F17/40GK102467581SQ20101054167
公开日2012年5月23日 申请日期2010年11月12日 优先权日2010年11月12日
发明者刘国华, 张灿峰, 李 浩, 杨嘉凯, 闫俊杰 申请人:上海宝信软件股份有限公司