专利名称：支持外部自动测试设备的电路板的制作方法
技术领域：
本实用新型涉及一种支持外部自动测试设备的电路板。
背景技术：
现有的电路板的故障检测都是通过微处理器对电路板自身所携带的各个功能模 块分别进行检测的，但是这样的检测方法无法判断究竟是那个功能模块故障，故障定位不 准确。外部自动测试设备ATE是在被测试电路板的微处理器释放总线控制权的情况下 进行的，即电路板内微处理器不参与工作电路，电路板内部功能模块的测试是在外部自动 测试设备的控制下来完成，可以针对不同的功能模块进行检测，分别进行故障与正常指示， 但是完成这种测试，需要电路板内部有一种电路能够支持外部测试设备的测试，现有电路 板中都不能支撑外部自动测试设备，这就迫切需要提供一种能够支持外部自动测试设备的 电路板。
实用新型内容为了解决现有的电路板无法支持外部自动测试设备、测试故障定位不准确的技术 问题，本实用新型提供一种支持外部测试设备的电路板。本实用新型的技术解决方案一种支持外部自动测试设备的电路板，包括微处理器以及与微处理器连接的功能 模块组，所述功能模块组中各个功能模块分别与微处理器相连，其特殊之处在于它还包括 用于隔离微处理器对各功能模块控制、使外部自动测试设备能够对功能模块组的各个功能 模块进行控制的多个隔离控制电路，所述各隔离控制电路设置在微处理器和外部自动测试 设备之间，所述各隔离控制电路分别设置在相应的功能模块内。上述功能模块组包括时钟模块，所述隔离控制电路包括时钟电路，所述时钟电路 设置在时钟模块中，所述时钟电路包括第一与非门和第二与非门；所述第一与非门的两个 输入端分别接内部晶振的输出以及外部自动测试设备的时钟屏蔽信号，其输出端接第二与 非门的其中一个输入端，所述第二与非门的另一个输入端接外部自动测试设备的外部时钟 输入信号，所述第二与非门的输出端接微处理器的板内用时钟信号管脚。上述功能模块组包括总线控制模块，所述总线禁止请求电路设置在总线控制模块 中，所述总线禁止请求电路包括用于禁止微处理器控制总线控制模块的禁止电路、用 于外部自动测试设备对地址总线进行外部控制的地址总线电路以及用于外部自动测试设 备对数据总线进行外部控制的数据总线电路，所述禁止电路、地址总线电路以及数据总线电路设置在微处理器和外部自动测试 设备之间且相互并联；所述禁止电路包括串联的信号驱动器和复位电路，所述复位电路包括或逻辑，所述或逻辑一端连接外部自动测试设备，另一端连接信号驱动器，所述信号驱动器的另一端 与微处理器连接；所述地址总线电路包括串联的第一双向缓冲器和锁存器，所述第一双向缓冲器的 另一端与外部自动测试设备相连，所述锁存器的另一端与微处理器相连；所述数据总线电路包括第二双向缓冲器，所述第二双向缓冲器的一端与外部自动 测试设备相连，所述第二双向缓冲器的另一端与微处理器相连。上述功能模块组包括离散量控制模块，所述隔离控制电路包括离散量隔离电路、 离散量输入电路和离散量输出电路，所述离散量隔离电路、离散量输入电路和离散量输出 电路设置在离散量控制模块中，所述离散量隔离电路包括串联的信号驱动器和复位电路，所述复位电路包括或逻 辑，所述或逻辑一端连接外部自动测试设备，另一端连接信号驱动器，所述信号驱动器的另 一端与微处理器连接；所述离散量输入电路包括第一调理电路、单向缓冲器以及第六双向缓冲器，所述 第一调理电路和单向缓冲器串联，所述第一调理电路的另一端与外部自动测试设备相连， 所述单向缓冲器的另一端通过16位外围数据总线及第五双向缓冲器与微处理器相连接； 所述离散量输出电路包括第六双向缓冲器、离散量输入锁存器以及第二调理电路，所述离 散量输入锁存器与第二调理电路串联，所述离散量输入锁存器的另一端通过16位外围数 据总线及第五双向缓冲器与微处理器相连接，所述第二调理电路的另一端与外部自动测试 设备相连；所述第六双向缓冲器的一端通过16位系统数据总线与外部自动测试设备相连， 其另一端通过16位外围数据总线及第五双向缓冲器与微处理器相连接。外部自动控制电路板的方法，包括以下步骤1在该电路板内建立隔离控制电路，所述隔离控制电路一端与外部自动设备连 接，另一端与微处理器连接，所述隔离控制电路用于隔离微处理器对功能模块组中各功能 模块的控制；2外部自动测试设备发送功能屏蔽信号给隔离控制电路隔离微处理器对功能模 块的控制；3外部自动测试设备发送功能输入信号给隔离控制电路，通过隔离控制电路隔离 微处理器来接管功能模块，并对功能模块进行外部自动测试。7、根据权利要求5所述的外部自动控制电路板的方法，其特征在于具体步骤为1在该电路板内建立隔离控制电路，所述隔离控制电路为时钟电路，所述时钟电 路包括并联于外部自动测试设备和微处理器之间的第一与非门和第二与非门2外部自动测试设备发送时钟屏蔽信号给第一与非门，屏蔽微处理器对时钟模块 中内部晶振的控制；3外部自动测试设备发送外部时钟输入信号给第二与非门控制微处理器来接管 时钟模块的控制，通过时钟电路隔离微处理器来控制时钟模块。以上方法具体步骤为1在该电路板内建立隔离控制电路，所述隔离控制电路为总线禁止请求电路，所 述总线禁止请求电路包括用于禁止微处理器控制总线控制模块的禁止电路、用于外部自动 测试设备对地址总线进行外部控制的地址总线电路以及用于外部自动测试设备对数据总线进行外部控制的数据总线电路，所述禁止电路、地址总线电路以及数据总线电路并联于微处理器和外部自动测试 设备之间，所述禁止电路包括串联于外部自动测试设备和微处理器之间串联的信号驱动器 和复位电路，所述复位电路的另一端与外部自动测试设备连接，所述信号驱动器的另一端 与微处理器连接；所述地址总线电路包括串联于外部自动测试设备和微处理器之间的串联的第一 双向缓冲驱动和锁存器，所述数据总线电路包括串联在自动测试设备和微处理器之间的第二双向缓冲器， 所述复位电路包括或逻辑；2外部自动测试设备发送功能屏蔽信号给总线禁止请求电路隔离微处理器对总 线控制模块的控制外部自动测试设备发送HOLD请求信号与复位电路发送的复位信号通过信号驱动 器隔离微处理器对总线控制模块的控制；3外部自动测试设备发送功能输入信号给总线禁止请求电路，通过总线禁止请求 电路隔离微处理器来接管总线控制模块，并对总线控制模块进行外部自动测试外部自动测试设备通过第二双向缓冲器、以及串联的第一双向缓冲器和锁存器来 控制微处理器接管总线控制模块。以上方法具体步骤为1在该电路板内建立隔离控制电路，所述隔离控制电路为离散量隔离电路、离散 量输入电路和离散量输出电路，所述隔离电路、离散量输入电路和离散量输出电路并联于外部自动测试设备和微 处理器之间，所述离散量隔离电路包括串联于外部自动测试设备和微处理器之间串联的信号 驱动器和复位电路，所述复位电路的另一端与外部自动测试设备连接，所述信号驱动器的 另一端与微处理器连接；所述离散量输入电路包括串联在外部自动测试设备和微处理器之间的串联的第 一调理电路、单向缓冲器以及第六双向缓冲器，所述离散量输出电路包括串联在外部自动测试设备和微处理器之间的串联的第 六双向缓冲器、离散量输入锁存器以及第二调理电路，2外部自动测试设备发送功能屏蔽信号给离散量隔离电路隔离微处理器对离散 量控制模块的控制；外部自动测试设备发送HOLD请求信号给与复位电路发送的复位信号通过信号驱 动器隔离微处理器对离散量控制模块的控制；3外部自动测试设备发送功能输入信号给离散量输入电路和离散量输出电路，通 过离散量输入电路和离散量输出电路隔离微处理器来接管离散量控制模块，并对离散量控 制模块进行外部自动测试外部自动测试设备发送离散量输入信号给第一调理电路，后依次经过单向缓冲器 以及第六双向缓冲器控制微处理器离散量的输入；外部自动测试设备发送16系统数据总线给第六双向缓冲器，后依次经过离散量输入锁存器以及第二调理电路将离散量输出信号 给外部自动测试设备。本实用新型所具有的优点本实用新型通过在所测试的电路板中设置隔离控制电路，外部自动测试设备ATE 发送功能屏蔽信号给隔离控制电路隔离微处理器对功能模块的控制，外部自动测试设备发 送功能输入信号给隔离控制电路，通过隔离控制电路隔离微处理器来接管功能模块，并对 功能模块进行外部自动测试。支持外部自动测试设备可以很准确测试究竟是哪个功能模块 出现故障。
图1为本实用新型隔离控制电路的时钟电路图；图2为本实用新型隔离控制电路的禁止电路图；图3为本实用新型总线禁止请求电路；图4为本实用新型为离散量隔离电路图；图5为离散量隔离电路中离散量输入及输出电路。
具体实施方式
一种支持外部自动测试设备的电路板，包括微处理器以及与微处理器连接的功能 模块组，所述功能模块组中各个功能模块并联于微处理器，它还包括用于隔离微处理器对 各功能模块控制、使外部自动测试设备能够对微处理器的各个功能模块进行控制的多个隔 离控制电路，所述隔离控制电路设置在微处理器和外部自动测试设备之间，所述隔离控制 电路设置在相应的功能模块内。如图1所示，功能模块组包括时钟模块，隔离控制电路包括时钟电路，时钟电路设 置在时钟模块中，时钟电路包括设置在外部自动测试设备和微处理器之间的第一与非门和 第二与非门；第一与非门的两个输入端分别接内部晶振的输出以及外部自动测试设备的时 钟屏蔽信号，其输出端接第二与非门的其中一个输入端，所述第二与非门的另一个输入端 接外部自动测试设备的外部时钟输入信号，第二与非门的输出端接微处理器的板内用时钟 信号管脚。上述外部自动测试设备给第一与非门发出时钟屏蔽信号，第一与非门隔离时钟功 能模块中内部晶振的信号，第二与非门传输外部自动测试设备发出的外部时钟输入信号给 微处理器取完成控制。如图3所示，功能模块组包括总线控制模块隔离控制电路包括设置在外部自动测 试设备和微处理器之间的总线禁止请求电路，总线禁止请求电路设置在总线控制模块中，总线禁止请求电路包括用于禁止微处理器控制总线控制模块的禁止电路、用于外 部自动测试设备对地址总线进行外部控制的地址总线电路以及用于外部自动测试设备对 数据总线进行外部控制的数据总线电路，禁止电路、地址总线电路以及数据总线电路设置在微处理器和外部自动测试设备 之间且相互并联；禁止电路包括设置在外部自动测试设备和微处理器之间且相互串联的信号驱动器和复位电路，复位电路的另一端与外部自动测试设备连接，信号驱动器的另一端与微处 理器连接；地址总线电路包括设置在外部自动测试设备和微处理器之间且串联的第一双向 缓冲驱动和锁存器，第一双向缓冲器的另一端与外部自动测试设备相连，锁存器的另一端 与微处理器相连；数据总线电路包括串联在自动测试设备和微处理器之间的第二双向缓冲器，所述 第二双向缓冲器的一端与外部自动测试设备相连，第二双向缓冲器的另一端与微处理器相 连；如图2所示，其中复位电路包括或逻辑，或逻辑一端连接外部自动测试设备，另一 端输出信号板内备用。或逻辑传递外部自动测试设备发送的复位信号，经过或逻辑，将部分 信号留板使用，即可用于总线禁止请求电路中对微处理器的隔离，又可用于离散量控制模 块中隔离控制电路的隔离信号。如图4、图5所示，功能模块组包括离散量控制模块，隔离控制电路包括离散量隔 离电路、离散量输入电路和离散量输出电路，离散量隔离电路、离散量输入电路和离散量输 出电路设置在离散量控制模块中，离散量隔离电路、离散量输入电路和离散量输出设置在外部自动测试设备和微处 理器之间且相互并联，离散量隔离电路包括设置在外部自动测试设备和微处理器之间且相互串联的信 号驱动器和复位电路，复位电路的另一端与外部自动测试设备连接，信号驱动器的另一端 与微处理器连接；离散量输入电路包括设置在外部自动测试设备和微处理器之间的第一调理电路、 单向缓冲器以及第六双向缓冲器，第一调理电路和单向缓冲器串联，所述第一调理电路的 另一端与外部自动测试设备相连，单向缓冲器的另一端通过16位外围数据总线及第五双 向缓冲器与微处理器相连接；离散量输出电路包括设置在外部自动测试设备和微处理器之 间的第六双向缓冲器、离散量输入锁存器以及第二调理电路，离散量输入锁存器与第二调 理电路串联，所述离散量输入锁存器的另一端通过16位外围数据总线及第五双向缓冲器 与微处理器相连接，第二调理电路的另一端与外部自动测试设备相连；第六双向缓冲器的 一端通过16位系统数据总线与外部自动测试设备相连，其另一端通过16位外围数据总线 及第五双向缓冲器与微处理器相连接。外部自动控制上述电路板的方法，其包括以下步骤1在该电路板内建立隔离控制电路，所述隔离控制电路一端与外部自动设备连 接，另一端与微处理器连接，所述隔离控制电路用于隔离微处理器对功能模块组中各功能 模块的控制；2外部自动测试设备发送功能屏蔽信号给隔离控制电路隔离微处理器对功能模 块的控制；3外部自动测试设备发送功能输入信号给隔离控制电路，通过隔离控制电路隔离 微处理器来接管功能模块，并对功能模块进行外部自动测试。上述的外部自动控制电路板的方法，具体步骤为1在该电路板内建立隔离控制电路，所述隔离控制电路为时钟电路，所述时钟电路包括并联于外部自动测试设备和微处理器之间的第一与非门和第二与非门2外部自动测试设备发送时钟屏蔽信号给第一与非门，屏蔽微处理器对时钟模块 中内部晶振的控制；3外部自动测试设备发送外部时钟输入信号给第二与非门控制微处理器来接管 时钟模块的控制，通过时钟电路隔离微处理器来控制时钟模块。上述的外部自动控制电路板的方法，具体步骤为1在该电路板内建立隔离控制电路，所述隔离控制电路为总线禁止请求电路，所 述总线禁止请求电路包括用于禁止微处理器控制总线控制模块的禁止电路、用于外部自动 测试设备对地址总线进行外部控制的地址总线电路以及用于外部自动测试设备对数据总 线进行外部控制的数据总线电路，所述禁止电路、地址总线电路以及数据总线电路并联于微处理器和外部自动测试 设备之间，所述禁止电路包括串联于外部自动测试设备和微处理器之间并联的信号驱动器 和复位电路所述复位电路的另一端与外部自动测试设备连接，所述信号驱动器的另一端与 微处理器连接；所述地址总线电路包括串联于外部自动测试设备和微处理器之间的串联的第一 双向缓冲驱动和锁存器，所述数据总线电路包括串联在自动测试设备和微处理器之间的第二双向缓冲器， 所述复位电路包括或逻辑；2外部自动测试设备发送功能屏蔽信号给总线禁止请求电路隔离微处理器对总 线控制模块的控制外部自动测试设备发送HOLD请求信号与复位电路发送的复位信号通过信号驱动 器隔离微处理器对总线控制模块的控制；3外部自动测试设备发送功能输入信号给总线禁止请求电路，通过总线禁止请求 电路隔离微处理器来接管总线控制模块，并对总线控制模块进行外部自动测试外部自动测试设备通过第二双向缓冲器、以及串联的第一双向缓冲器和锁存器来 控制微处理器接管总线控制模块。上述外部自动控制电路板的方法，具体步骤为1在该电路板内建立隔离控制电路，所述隔离控制电路为离散量隔离电路、离散 量输入电路和离散量输出电路，所述隔离电路、离散量输入电路和离散量输出电路并联于外部自动测试设备和微 处理器之间，离散量隔离电路包括串联于外部自动测试设备和微处理器之间并联的信号驱动 器和复位电路，所述复位电路的另一端与外部自动测试设备连接，所述信号驱动器的另一 端与微处理器连接；离散量输入电路包括串联在外部自动测试设备和微处理器之间的串联的第一调 理电路、单向缓冲器以及第六双向缓冲器，离散量输出电路包括串联在外部自动测试设备和微处理器之间的串联的第六双 向缓冲器、离散量输入锁存器以及第二调理电路，[0090]2外部自动测试设备发送功能屏蔽信号给离散量隔离电路隔离微处理器对离散 量控制模块的控制；外部自动测试设备发送HOLD请求信号给与复位电路发送的复位信号通过信号驱 动器隔离微处理器对离散量控制模块的控制；3外部自动测试设备发送功能输入信号给离散量输入电路和离散量输出电路，通 过离散量输入电路和离散量输出电路隔离微处理器来接管离散量控制模块，并对离散量控 制模块进行外部自动测试外部自动测试设备发送离散量输入信号给第一调理电路，后依次经过单向缓冲器 以及第六双向缓冲器控制微处理器离散量的输入；外部自动测试设备发送16系统数据总线给第六双向缓冲器，后依次经过离散量 输入锁存器以及第二调理电路将离散量输出信号给外部自动测试设备。时钟电路模块板内的时钟源支持外部可控的同时，应支持外部的时钟输入。实现方法如图 1。在进行测试时，测试设备输出屏蔽信号隔离内部晶振，将模块运行所需的时钟信号切换 至外部输入实现，对模块内时钟源进行隔离。复位电路复位信号用于初始化模块板内的各个功能电路。中央处理模块的复位信号有三种a.上电复位，在模块被正常加电时产生的复位。b.外部离散量可控复位，来自于一个离散量输入口，实际由综合开发设备提供。c.软件复位，作为一个离散输出口地址，由执行写地址指令产生的复位。为了测试 复位电路，以上的三类复位信号应当具有可控性。软件复位由程序的执行来产生，外部离散 量可控复位是外部离散量输入的复位信号，它们已经具有了可控性。上电复位是在加电时 产生的复位信号，为了能够灵活的测试该信号，应将上电复位的控制信号线引出板外(如 图2)。在产生复位信号可控制的情况下，还应把复位电路产生的供板内使用得RESET(复位 信号)单独引出模块板外，以便可以从外部监测到此信号的产生。[0103]总线禁止在ATE测试情况下，要禁止微处理器对板内总线的控制，这时的微处理器并不运 行程序。微处理器自身有总线禁止请求信号HOLD，HOLD信号和复位信号可使微处理器释 放总线控制权。ATE测试是在自动测试设备的控制下完成，自动测试设备完全可以通过对 HOLD信号和复位信号的控制来接管模块板内的总线控制权，以完成对模块内功能电路的测 试。因此将HOLD信号线引出至模块板外。总线禁止请求电路如图3所示。总线的可测试性设计是支持ATE测试的核心。模块内的只读存储器、随机访问存储器、离散量输入输出接口等都是同总线相连 接，在ATE测试时通过外部HOLD请求和复位信号使微处理器处于禁止状态，释放总线的控 制权，如何让外部的自动测试设备能够检测它们，完全取决于总线结构的设计。为支持隔离性测试，总线应满足以下的要求a.自动测试设备可以通过数据总线同模块内芯片进行数据交换。b.自动测试设备可以通过地址总线访问模块内不同的地址空间。[0110]c.自动测试设备可以通过控制总线来控制模块内芯片的操作。地址总线设计为两级隔离缓冲输出方式。地址总线结构如图4所示。一级缓冲由 锁存器实现，复位信号作为锁存器的使能信号，地址有效信号控制地址信号的锁存。二级缓 冲设计为双向缓冲驱动。在ATE测试时，自动测试设备可以从模块外发送地址信号，用于测 试内部各个功能块。模块内数据总线的结构如图5。模块内32位微处理器数据总线被划分为3条隔离的数据总线供模块内和系统使 用。8位的I/O数据总线用于微处理器同可编程定时器、可编程中断控制器进行数据交换； 16位的外围数据总线用于模块内的离散量输入输出口和串口控制器，同时它经过双向缓冲 器输出至模块外部用于同其他的模块进行数据传输；32位的存储器数据总线用来访问模 块内的只读和随机访问存储器。对测试的支持a.通过控制16位系统数据总线和外围数据总线之间缓冲器的方向，可将自动测 试设备送来的数据信号作为激励信号送至离散量输出口，自动测试设备也可以从系统数据 总线读取离散量输入口的数据，以达到测试的目的。b. 32位内部存储器数据总线，它被直接引到了模块板插座。在ATE测试时，通过控 制32位微处理器数据总线与内部存储器数据总线间的双向缓冲器的输出使能信号无效， 造成输出三态，从而外部测试设备接管内部存储器数据总线，通过此总线直接同模块内的 存储器交换数据。为了支持ATE测试，从模块外弓I入额外的控制信号，以满足ATE测试下外部对模块 内各功能电路的可控。包括对数据双向缓冲器和地址双向缓冲器的使能、方向端的控制；对 存储器使能端，读写控制端的控制；对离散量输出锁存寄存器控制端的控制等。输出到模块外的系统控制信号采用单向缓冲隔离输出，单向缓冲器的使能端采用 系统复位信号来进行控制。当整个模块处于复位状态时，这个单向缓冲器的输出是高阻状 态。由于模块内的系统复位状态是可以由外部控制的，所以采用复位信号作为使能，使得模 块内系统控制信号的输出也就同样由外部可控制。离散量输入输出电路该部分电路可测试性的设计主要取决于总线结构的设计，其结构如图5。离散量信号输入激励被使能的单向缓冲器传输至模块内外围数据总线，外部测试 设备通过16位系统数据总线采样验证电路。离散量信号输出，锁存数据总线上数据，锁存 后的数字量经处理后输出。可直接被采样验证电路。
权利要求1.一种支持外部自动测试设备的电路板，包括微处理器以及与微处理器连接的功能模 块组，所述功能模块组中各个功能模块分别与微处理器相连，其特征在于它还包括用于隔 离微处理器对各功能模块控制、使外部自动测试设备能够对功能模块组的各个功能模块进 行控制的多个隔离控制电路，所述各隔离控制电路设置在微处理器和外部自动测试设备之 间，所述各隔离控制电路分别设置在相应的功能模块内。
2.根据权利要求1所述的支持外部自动测试设备的电路板，其特征在于所述功能模 块组包括时钟模块，所述隔离控制电路包括时钟电路，所述时钟电路设置在时钟模块中，所 述时钟电路包括第一与非门和第二与非门；所述第一与非门的两个输入端分别接内部晶 振的输出以及外部自动测试设备的时钟屏蔽信号，其输出端接第二与非门的其中一个输入 端，所述第二与非门的另一个输入端接外部自动测试设备的外部时钟输入信号，所述第二 与非门的输出端接微处理器的板内用时钟信号管脚。
3.根据权利要求1或2所述的支持外部自动测试设备的电路板，其特征在于所述功 能模块组包括总线控制模块，所述总线禁止请求电路设置在总线控制模块中，所述总线禁止请求电路包括用于禁止微处理器控制总线控制模块的禁止电路、用于外 部自动测试设备对地址总线进行外部控制的地址总线电路以及用于外部自动测试设备对 数据总线进行外部控制的数据总线电路，所述禁止电路、地址总线电路以及数据总线电路设置在微处理器和外部自动测试设备 之间且相互并联；所述禁止电路包括串联的信号驱动器和复位电路，所述复位电路包括或逻辑，所述或 逻辑一端连接外部自动测试设备，另一端连接信号驱动器，所述信号驱动器的另一端与微 处理器连接；所述地址总线电路包括串联的第一双向缓冲器和锁存器，所述第一双向缓冲器的另一 端与外部自动测试设备相连，所述锁存器的另一端与微处理器相连；所述数据总线电路包括第二双向缓冲器，所述第二双向缓冲器的一端与外部自动测试 设备相连，所述第二双向缓冲器的另一端与微处理器相连。
4.根据权利要求3所述的支持外部自动测试设备的电路板，其特征在于所述功能模 块组包括离散量控制模块，所述隔离控制电路包括离散量隔离电路、离散量输入电路和离 散量输出电路，所述离散量隔离电路、离散量输入电路和离散量输出电路设置在离散量控 制模块中，所述离散量隔离电路包括串联的信号驱动器和复位电路，所述复位电路包括或逻辑， 所述或逻辑一端连接外部自动测试设备，另一端连接信号驱动器，所述信号驱动器的另一 端与微处理器连接；所述离散量输入电路包括第一调理电路、单向缓冲器以及第六双向缓冲器，所述第一 调理电路和单向缓冲器串联，所述第一调理电路的另一端与外部自动测试设备相连，所述 单向缓冲器的另一端通过16位外围数据总线及第五双向缓冲器与微处理器相连接；所述 离散量输出电路包括第六双向缓冲器、离散量输入锁存器以及第二调理电路，所述离散量 输入锁存器与第二调理电路串联，所述离散量输入锁存器的另一端通过16位外围数据总 线及第五双向缓冲器与微处理器相连接，所述第二调理电路的另一端与外部自动测试设备 相连；所述第六双向缓冲器的一端通过16位系统数据总线与外部自动测试设备相连，其另一端通过16位外围数据总线及第五双向缓冲器与微处理器相连接。
5.根据权利要求1或2所述的支持外部自动测试设备的电路板，其特征在于所述功 能模块组包括离散量控制模块，所述隔离控制电路包括离散量隔离电路、离散量输入电路 和离散量输出电路，所述离散量隔离电路、离散量输入电路和离散量输出电路设置在离散 量控制模块中，所述离散量隔离电路包括串联的信号驱动器和复位电路，所述复位电路包括或逻辑， 所述或逻辑一端连接外部自动测试设备，另一端连接信号驱动器，所述信号驱动器的另一 端与微处理器连接；所述离散量输入电路包括第一调理电路、单向缓冲器以及第六双向缓冲器，所述第一 调理电路和单向缓冲器串联，所述第一调理电路的另一端与外部自动测试设备相连，所述 单向缓冲器的另一端通过16位外围数据总线及第五双向缓冲器与微处理器相连接；所述 离散量输出电路包括第六双向缓冲器、离散量输入锁存器以及第二调理电路，所述离散量 输入锁存器与第二调理电路串联，所述离散量输入锁存器的另一端通过16位外围数据总 线及第五双向缓冲器与微处理器相连接，所述第二调理电路的另一端与外部自动测试设备 相连；所述第六双向缓冲器的一端通过16位系统数据总线与外部自动测试设备相连，其另 一端通过16位外围数据总线及第五双向缓冲器与微处理器相连接。
专利摘要本实用新型涉及支持外部自动测试设备的电路板及外部控制该板的方法，包括微处理器以及与微处理器连接的功能模块组，功能模块组中各个功能模块分别与微处理器相连，还包括用于隔离微处理器对各功能模块控制、使外部自动测试设备能够对功能模块组的各个功能模块进行控制的多个隔离控制电路，各隔离控制电路设置在微处理器和外部自动测试设备之间，各隔离控制电路分别设置在相应的功能模块内，本实用新型解决了现有的电路板无法支持外部自动测试设备、测试故障定位不准确的技术问题，本实用新型支持外部自动测试设备可以很准确测试。
文档编号G06F11/22GK201903876SQ20102068194
公开日2011年7月20日 申请日期2010年12月27日 优先权日2010年12月27日
发明者左清清, 徐奥, 郑毓琦, 陈峥, 黄韬 申请人:中国航空工业集团公司第六三一研究所