专利名称：处理器的静态保留模式的制作方法
处理器的静态保留模式
背景技术：
诸如电子书阅读器(“e-book阅读器”)、蜂窝电话、便携式媒体播放器、写字板计算机、上网本、个人数字助理的电子设备以及其他电子设备都依赖电源运行。在这些电子设备中，多个组件在运行期间利用大量的电源，包括处理器和外围设备。这些外围设备包括外部存储接口(EMI)、通用串行总线(USB)控制器、串行外围接口 (SPI)、内部集成电路(I2C)总线控制器、音频设备、图像处理单元(IPU)、输入设备、实时时钟、同步串行接口(SSI)、NOR闪存控制器、NAND闪存控制器(NFC)、智能直接存储访问控制器(SDMA)、多媒体卡(MMC)存储控制器，等等。在某些实施中，USB, NFC, IPU、SDMA和其他外围可借助EMI移动数据来往于SDRAM。这些外围设备可驻留在相同“芯片”上或压模为处理器、或位于另一晶片上，或其组合。不能有效使用且在运行模式中闲置的处理器消耗大量的电源。该闲置浪费能源并增加电子设备散发的热量。减少功率消耗可以增加依靠电池运行地便携式设备的使用时间。减少功率消耗也可以减少电子设备散发的热量，允许电子设备以较冷的温度运行并因此增加装置的寿命并简化冷化设计。已经提出各种方案用于通过将设备和外围的处理器置于“休眠”模式而减少便携式用户设备的功率消耗。常规地，进入休眠模式包括关闭未利用的部分和/或减少微处理器的时钟速度。然而，这些技术只产生了一定程度的电源节约。而且，用于进入并退出眠模式的当前技术经常对于执行命令引入不希望的等待期以及引起一旦重新进入运行模式的系统不稳定性。附图简述参考相应附图提出详细描述。在图中，附图标记最左边的数字表示附图标记首次出现的附图。不同附图中相同的附图标记表示类似或相同的项。
图1是处于静态保留模式OiSRM)的示例性计算机系统的示意图。图2是表示从运行模式过渡到QSRM并返回运行模式的示例性整体处理以及表示这两种模式的相对功率消耗的流程图。图3是进入QSRM的示例性处理的流程图。图4是和开始于关闭状态的开关稳压器和开始于低功率状态的开关稳压器的可用电流相比，处理器在退出QSRM直到进入运行模式期间电源需求随着时间改变的图形。发明详述如上所述，电子设备利用低功率模式以减少功率消耗和热量散发。电子设备可以是电子书阅读器(“e-book阅读器”)、蜂窝电话、便携式媒体播放器、写字板计算机、上网本、个人数字助理、嵌入式设备，等等。现有的低功率模式只在一定程度上减少了功率消耗，对于执行命令引入了不希望的等待期，并引起重新进入运行模式的系统不稳定性。公开的处理和系统影响并改进电子设备的状态保留模式，使得设备进入称为“静态保留模式” OiSRM)的新的低功率模式。电子设备现在可进入该QSRM并极大地减少功率消耗，并同时保持可以快速可靠地重新开始稳定运行操作。在一个实施方式中，QSRM可以由利用处理器的电子设备执行，该处理器具有离散选通时钟、提供等待中断指令并具有板上或外部电源管理集成电路(PMIC)的能力。选通是关闭电路的所选一个部分或多个部分的能力。PMIC可包括能在运行、低功率和关闭状态之间切换的线性稳压器和开关稳压器。例如，来自美国德克萨斯州Austin的Freescale 半导体公司的i. MX体系和Atlas PMIC MC13783是一个适合的处理器和PMIC系列。也可以使用其他的片上系统(SOC)。处理器执行操作系统，诸如但不限于Linux ，UNIX , Microsoft Corporation of Redmond, Washington ' s Microsoft Windows Microsoft Corporation ' s Windows Mobile Apple Corporation of Cupertino, California' s Mac OS ,Apple Corporation' s Mac OS X 禾口Wind River Systems Inc. of Alameda California' s Vx Works .。例如，电子书阅读器或其他电子设备可以包含具有i. MX体系并执行Linux. 内核的Freescale 处理器。内核使用设备驱动以与诸如电源管理集成电路(PMIC)、串行外围接口(SPI)、外部存储器接口(EMI)、通用串行总线(USB)控制器、图像处理单元(IPU)、智能直接存储访问控制器(SDMA)、多媒体卡(MMC)存储控制器等的设备进行通信。这些外围设备可驻留在相同“芯片”上或压模为例如i. MX体系的处理器、或位于另一晶片上，或其组合。在一个实施方式中，一旦由用户空间处理发起，处理器过渡到QSRM中。在成功进入QSRM后，继续使用电源的组件包括处于低功率等待模式的PMIC以及当存储器需要更新时处于自刷新模式的外部存储器，所述PMIC具有向保持为低功率模式的CPU供电的开关稳压器。在其他实施方式中，显示器和/或WWAN在QSRM期间也保持在有效或等待模式。QSRM 也可以结合静态休眠模式(QDM)使用，如由相同发明人于2008年10月30日提交的申请号为12/261,980的待决申请中所述。唤醒源可以触发重新开始常规操作。唤醒源可以包括电源按钮、充电器检测(诸如一旦外部电源附连由PMIC产生)、或产生中断的PMIC中的实时时钟。一旦从唤醒源接收中断，则处理器未选通或激活时钟、激活中断或否则恢复系统状态。输入/输出设备的设备驱动利用良好保存的状态将输入/输出设备带回之前已知的良好状态。处理器现在处于运行模式并准备执行触发中断的任务。当处理器返回到空闲时，设备可以再次进入QSRM。处于静态保留模式的示例性环境图1是处于QSRM的计算机系统100的示例性示意图。在一个实施例中，计算机系统102可以是电子书阅读器。然而，计算机系统100也可以用在蜂窝电话、便携式媒体播放器、上网本、个人数字助理等中。诸如电池、电源、充电器、太阳能电池板等的电源102向计算机系统100提供功率。 电源管理集成电路(PMIC) 104使用来自电源102的电量提供合适地操作计算机系统100中其他设备特有的功率。PMIV 104耦合到微控制器110，该微控制器110在某些实施方式中可使用SPI或I2C实现。PMIC 104可以包括一个或多个开关稳压器106和/或线性稳压器 108。开关稳压器106提供从高输入电压或低输入电压产生所需输出电压的能力。当输出电压超过输入电压时，就是“增压b00st”。当输出电压小于输入电压时，就是“减压buck”。线性稳压器108提供降低输入电压的能力，即产生比输入电压更低的输出电压。考虑到他们的增压或减压、转换电压等的能力，开关稳压器106和线性稳压器108相比一般提供更高的功率转换性能和增加的开发灵活性。在如下示例中示出由PMIC 104的电量发送假设计算机系统具有1. 5F伏的电池 (当完全充电时)，处理器需要1. 65伏，以及另一设备需要1. 1伏。PMIC 104可经配置以使用开关稳压器将从电池提供的1. 5伏增压到处理器需要的1. 65伏。线性稳压器可经配置以将1. 5伏电池电压减压到其他设备需要的1. 1伏。在另一示例中，来自3. 8伏电池的输出可由开关稳压器减压以向处于运行模式的SDRAM提供1. 8伏以及处于QSRM时提供1. 7V。微控制器110如所示在计算机系统100中。微控制器110包括中央处理单元 (CPU) 112、CPU时钟114、CPU寄存器116、门控时钟寄存器(CGR) 118、包括主缓存和/或二级缓存的缓存存储器120、缓存时钟122和时钟控制模块(CCM) 124。同样在微控制器110中是输入/输出设备126，该输入/输出设备1 包括如下组件·串行外围接口 (SPI)总线128和相关SPI时钟130。·外部存储接口(EMI) 132和相关EMI时钟134，这两个组件可以可操作地耦合到如下所述的外部存储器144。·通用串行总线(USB)控制器136和相关USB时钟138。控制器136遵守任何USB标准，包括由USB实施论坛提出的USB1. 0，1. 1，2. 0，3. 0。 USB136控制器可以经划分为耦合到WffAN无线电的USB主控制器和USB配件控制器。·在微控制器110内，可以有具有相关时钟142的其他设备140。这些其他设备 140可以包括IEEE 1394总线、摄像机、全球定位系统、Bluetooth 、音频、PC卡设备、MMC控制器、NFC、MMC存储器，等等。EMI132可以耦合到外部存储器144，所述外部存储器144可包括静态随机访问存储器(SRAM)、虚静态随机访问存储器(PSRAM)、同步动态随机访问存储器(SDRAM)、双数据率SDRAM(DDR)、NAND闪存、磁阻随机访问存储器(MRAM)、忆阻器随机访问存储器(MemRAM)寸。在某些实施方式中，输入/输出设备126也可以经由EMI 132连接到外部存储器 144。例如，USB控制器、音频设备、IPU、MMC存储控制器以及其他设备可以经由EMI 132连接到外部存储器144。外部存储器144可存储包括内核148的操作系统146，所述内核148可操作地耦合到设备驱动150。QSRM指令可以驻留在内核148中。对PMIC 104的QSRM指令可驻留在设备驱动150中。设备驱动150可操作地将输入/输出设备1 耦合到内核148。诸如内核148和设备驱动150之间的操作耦合如所示用于强调。图1所示的所有设备都是可操作地耦合，为了清楚示意省略了他们的各个箭头。在QSRM期间，加电的组件152包括处于低功率模式的PMIC 104和处于自刷新模式的外部存储器144。在自刷新模式中，外部存储器可以在没有存储控制器或其他组件的外部输入情况下更新存储单元。在某些实施方式中，外部存储器可以是SDRAM、DDR，等等。图2表示从运行模式过渡到QSRM并返回运行模式的过度的整体处理200以及表示这两种模式的相对功率消耗。处理200(以及下文图3的处理)经所示为逻辑流程图中的块的集合，其表示可以硬件、软件或其组合实施的操作系列。在软件情况下，块表示计算机可执行指令，当由一个或多个处理器执行时，计算机可执行指令执行记载的操作。除非另外指出，其中所述的操作顺序并不用于理解为限制，以及其他组合也可以实施处理。为了便于解释，参考图1的环境描述处理200(以及下文的处理300)。在202，计算机系统100如所示以运行模式操作。在运行模式中，图形204表示计算机系统100具有最大功率利用率100%。在所示的电子书阅读器中，当诸如翻页的任务在微控制器上运行时，观察到大约200毫安(mA)的电流消耗。当打开或关闭广域网(WAN) 模块时，峰值功率消耗可以增加到大约400mA，以及当访问在线商店时，设备可使用大约 300-350mAo一旦已翻页或使用WAN模块传送数据，计算机系统100等待用户采取操作，诸如完成阅读显示的该页并翻到下一页。在206，计算机系统100可以进入QSRM并同时等待用户输入或某些其他唤醒事件。可以响应于用户输入、响应于执行处理或响应于另一确定对进入QSRM初始化。下面在图3中更深度地解释进入QSRM。当处于QSRM时，图形208表示示例性电子书阅读器的功率消耗大约为0. 67mA,或是在运行模式202期间200mA功率消耗的大约0. 3%。比较而言，如由相同发明人于2008 年10月30日提交的申请号为12Λ61，980的待决申请中所述，静态休眠模式(QDM)将功率消耗减少到大约17.4mA。因此，QSRM相比于QDM仅消耗约3. 8%的功率。QSRM可以结合 QDM使用。例如，QDM包括在设备驱动和内核之间协调以使得功率消耗最小化以及动态增加计时器中断间隔。因此，计算机系统100可以在合适时在运行模式、QDM、QSRM之间过渡。在210，接收唤醒中断，并在212，唤醒计算机系统100。唤醒212激活时钟和中断并将系统恢复到运行模式202。在示例的电子书阅读器中，从QSRM的唤醒事件一般相对较短(在200-300ms范围内)，并不会引起其他的开销或等待期。通过提供稳定可靠的过渡来往于QSRM，以及保持PMIC上的所选功率稳压器处于低功率模式，实现快速的唤醒事件成为可能。使用该范围的唤醒时间，更高频率地将计算机系统置于QSRM中并保持合理用户响应成为可能。因此，显著的功率减少是可能的。进入QSRM的示例性处理图3是进入图1所示的QSRM的处理206的示例性流程图。在一个实施例中，为了实现唤醒逻辑期间的低等待期，当选通时钟时电路保持加电。在302，冻结CPU上执行的处理和线程。该操作包括冻结所有的内核线程和用户空间处理。当用户处理的内核线程拒绝冻结时，冻结处理被异常中断以及内核重新开始运行。 在一个实施例中，内核执行如下指令pm_suspend ()；enter_state ()；suspend_prepare ()；// See kernel/power/main· cC样本代码1在304，将输入/输出设备置于低功率模式。设备驱动将设备状态保存到外部存储器144中。一旦保存设备状态，设备被置于低功率模式或关闭，以及驱动设备的时钟被选通。在唤醒期间，设备驱动重新保存该保存良好的状态以及输入/输出设备操作重新开始。在一个实施例中，内核可以执行如下指令
suspend_devices_and_enter ()// See kernel/power/main· cC样本代码2在306，对唤醒源进行配置。这些唤醒源可以包括电源管理事件、网络接口、实时时钟或电源按钮。电源管理事件可以由PMIC 104产生并包括充电器的附连或取出，多余电源的可用性，等等。在一个实施例中，内核可以执行如下指令_raw_writel ( ((1 < < 23) | (1 < < 16) | 7)，MXC_CCM_WIMR)；// in function mxc_pm_lowpower ()// See arch/arm/mach-mx3/mxc_pm. cC样本代码3在308，可以对在门控时钟寄存器(CGR)中定义的时钟进行选通。通过举例而非限制，在i. MX系列的处理器中CGR中可以出现的时钟包括CGR0、CGR1、CGR2、MXC_CCM_CGR0、 MXC_CCM_CGR1、MXC_CCM_CGR2，等等。在310，关闭PMIC 104上不需要的线性稳压器。不需要的线性稳压器是向已选通的时钟或设备提供电量的线性稳压器。将剩余的线性稳压器置于低功率模式。在312，将PMIC 104上的开关稳压器106置于低功率模式。如参考图4的下文详细所述，当从关闭状态重新激发时，开关稳压器不能足够快地提供功率。因此，使开关稳压器106保持在低功率模式允许唤醒时减少等待期并同时增加稳定性。在一个实施例中，例如当使用Atlas PMIC MC13783时，内核可以执行如下的在函数mx31_pm_pr印are ()中的指
令
权利要求
1.一种在便携式电子设备中用于减少功率消耗的系统，所述系统包括 存储器；耦合到所述存储器的处理器；存储在所述存储器中并经配置以在所述处理器上执行的内核，所述内核经配置以在进入静态保留模式OiSRM)之后维持电源管理集成电路(PMIC)的开关稳压器处于低功率状态。
2.如权利要求1的系统，进一步包括耦合到所述处理器的外围设备以及其中所述内核经配置以通过执行如下操作进入所述QSRM 将所述外围设备置于低功率状态；以及配置所述外围设备中的唤醒源以产生唤醒中断。
3.如权利要求1的系统，其中所述内核进一步经配置以在进入所述QSRM之后维持存储器处于自刷新状态。
4.如权利要求1的系统，其中所述开关稳压器经配置以向所述处理器提供功率。
5.如权利要求1的系统，其中所述内核进一步经配置以执行等待中断(WFI)指令。
6.如权利要求1的系统，其中所述内核经配置以通过执行如下操作进入所述QSRM: 冻结在所述处理器上执行的运行的用户空间处理和内核线程；配置唤醒源以产生唤醒中断；选通在门控时钟寄存器中定义的时钟，所述门控时钟寄存器耦合到所述处理器； 将PMIC的线性稳压器置于关闭状态，所述线性稳压器经配置以向选通设备提供功率， 所述选通设备耦合到所述处理器；将PMIC的所述开关稳压器置于低功率状态，所述开关稳压器经配置以向所述处理器提供功率；选通串行外围接口时钟或通用串行总线时钟或耦合到所述处理器的两者； 为时钟控制模块中的所述处理器设置状态保留模式，所述时钟控制模块耦合到所述处理器；无效来自非唤醒源的中断产生； 无效所述处理器上的处理器调整；以及选通所述处理器的主时钟。
7.如权利要求6的系统，其中所述内核进一步经配置以在无效处理器调整之后将所述 PMIC置于低功率模式。
8.一种存储指令的一种或多种计算机可读存储介质，当由处理器执行时使得所述处理器执行如下操作，包括冻结在中央处理单元(CPU)上执行的运行处理和线程； 将输入设备或输出设备或输入及输出设备置于低功率或延缓状态； 配置唤醒源以产生唤醒中断； 选通在门控时钟寄存器中定义的时钟；将线性稳压器置于关闭状态，所述线性稳压器经配置以向选通设备提供功率； 将开关稳压器置于低功率状态，所述开关稳压器经配置以向所述CPU提供功率； 选通串行外围接口时钟或通用串行总线时钟或两者；为时钟控制模块中的所述CPU设置状态保留模式；无效来自非唤醒源的中断；以及无效CPU调整。
9.如权利要求8的计算机可读存储介质，其中将输入或输出或输入及输出设备置于低功率或延缓状态包括在存储器中保存设备状态，将所述设备置于低功率模式以及选通驱动所述设备的时钟。
10.如权利要求8的计算机可读存储介质，进一步包括在选通串行外围接口时钟或通用串行总线时钟或两者之后将电源管理集成电路(PMIC)置于低功率模式。
11.如权利要求8的计算机可读存储介质，其中无效处理器调整进一步包括将所述CPU 配置为由所述CPU支持的最大运行频率。
12.如权利要求8的计算机可读存储介质，进一步包括在设置时钟控制模块中的状态保留模式之后清洗CPU主缓存或二级缓存。
13.如权利要求8的计算机可读存储介质，进一步包括在无效CPU调整之后执行等待中断指令。
14.如权利要求8的计算机可读存储介质，进一步包括将存储器置于自刷新模式。
15.如权利要求8的计算机可读存储介质，其中所述唤醒源包括如下的至少之一电源管理事件、网络接口、实时时钟或电源按钮。
全文摘要
静态保留模式(QSRM)允许电子设备在空闲时的最小功率消耗和热散发，并同时不对用户产生不利的等待期或引起系统的不稳定性。一旦呼叫进入QSRM，处理可经冻结，时钟可经选通，开关稳压器可被置于低功率模式，SDRAM可被置于自刷新模式，缓存可经清洗，IRQ可经无效，以及系统等待中断以唤醒。在QSRM中，加电组件包括开关稳压器，经配置向处理器提供功率的所述开关稳压器保持在低功率模式，同时SDRAM处于自刷新模式。
文档编号G06F1/26GK102498451SQ201080026181
公开日2012年6月13日 申请日期2010年6月18日 优先权日2009年6月22日
发明者D·勃贝索, M·拉齐瓦尼 申请人:亚马逊技术股份有限公司