专利名称：用于版图原理图一致性验证的mos晶体管建模方法
技术领域：
本发明涉及集成电路设计的验证，更具体地说说，本发明涉及一种用于版图原理图一致性验证LVS (Layout Ver sus Schemat ic)方法的MOS晶体管建模方法、版图原理图一致性验证方法以及采用了该版图原理图一致性验证方法的集成电路物理验证方法以及集成电路设计方法。
背景技术：
受到集成电路(IC)制造工艺极限条件和具体工艺要求的限制，IC版图设计在移交制造厂家前必须进行一系列的版图验证，以确保芯片的成品率。版图验证主要包括以下几个步骤DRC验证(Design Rule Check，设计规则验证)，用于对IC版图做几何空间检查， 以确保线路能够被特定加工工艺实现；LVS验证(Layout Versus Schematic，版图原理图一致性验证，即版图与电路对比验证)，用于将版图与电路原理图做对比，以检查电路的连接、及MOS (金属-氧化物-半导体)晶体管的长宽值是否匹配等；LPE (Layout parasitic Extraction)，用于从版图数据库提取电气参数(如MOS晶体管的W、L值，结点寄生电容等)，并以SPICE网表方式表示电路；ERC(Electrical Rule Check)，用于检查电源和地的短路，器件、节点悬空以及节点对节点短路等电气错误。版图验证流程为首先对版图进行几何设计规则验证DRC检查；再对版图做电气规则验证ERC ；最后进行版图与电路图一致性验证LVS。一个设计往往需要多次反复这个过程才能达到满意的结果。只有在所有的检查都通过并被证明正确无误后，才能将版图结果转换为标准的版图数据文件，送交制造厂家。其中，版图原理图一致性验证(LVS验证)包括从几何描述提取电路信息(称作电路提取)，其中电路提取软件将集成电路集成电路的几何定义文件扩展为一层一层的几何图形和其布局的描述，经过对此描述的扫描可找出所有晶体管晶体管和电路的连接。电路提取程序的结果是一个网表。网表是一组语句，用这些语句来定义电路的元件(如晶体管或门)和它们的连接。单独的晶体管则只列出与其相连的节点。更重要的是，通过这样提取的电路还可与设计者原始设计的电路进行比较，以发现不同之点，一旦有差异存在，就必定存在着错误。此外，电路提取除了可提供电路连接的详细情况外，还可用来计算版图面积和每个电路层上电路各个节点的参数。这些版图面积和参数可用来对有效器件的寄生电容和电阻进行准确的计算。在此之前，设计者对大多数电路寄生参数只可作一些估测，而有了这样精确的电容和电阻的提取，就可对电路作精确的模拟以保证其精确性。然而，在现有的版图原理图一致性验证LVS中，对于具有深N阱的MOS晶体管和不具有深N阱的MOS晶体管采用相同的建模，从而对于模拟应用情况和交流应用情况来说造成了很大的不精确性；另一方面，对于具有深N阱的MOS晶体管的情况，如果没有对深N阱进行仿真的二极管，那么建模出来的电路结构为普通的四端电路结构，使得版图原理图一致性验证LVS无法识别出是否具有深N阱的MOS晶体管(应该是五端电路结构)，从而甚至无法进行版图原理图一致性验证LVS。由此，当用户对具有深N阱的MOS晶体管进行版图原理图一致性验证LVS时，必须进行手动添加一个对深N阱进行仿真的二极管，这为设计人员的验证工作带来了极大的麻烦，而且由于是通过设计人员手动添加的二极管，所以引入了对添加的二极管进行错误连接的可能。
发明内容
本发明的一个目的是提供一种针对具有深N阱的MOS晶体管的版图原理图一致性验证的MOS晶体管建模方法、相应的版图原理图一致性验证方法、采用了该版图原理图一致性验证方法的集成电路物理验证方法以及集成电路设计方法，上述方法对于模拟应用情况和交流应用情况来说能够足够精确。根据本发明的第一方面，提供了一种MOS晶体管建模方法，其中，所述MOS晶体管具有深阱，所述MOS晶体管建模方法包括为所述MOS晶体管建立一个MOS晶体管电路及衬底电路，其中MOS晶体管电路包括栅极、漏极、源极以及衬底极；并且所述衬底电路包括第一二极管，该第一二极管由P阱和深N阱构成，其中所述第一二极管的输入端与所述MOS晶体管电路的衬底极相连。优选地，所述MOS晶体管建模方法用于版图原理图一致性验证。优选地，在上述MOS晶体管建模方法中，所述MOS晶体管为N型MOS晶体管，并且所述深阱为深N阱。或者优选地，所述MOS晶体管为P型MOS晶体管，并且所述深阱为深N 阱。优选地，在上述MOS晶体管建模方法中，所述衬底电路还包括第二二极管，所述第二二极管由深N阱和P型衬底构成，并且其中所述第一二极管的输出端与所述第二二极管的输出端相连。根据本发明第一方面的MOS晶体管建模方法，可以针对具有深阱的MOS晶体管 (具有深N阱的NMOS晶体管)建立对于模拟应用情况和交流应用情况来说能够足够精确的模型，从而使得版图原理图一致性验证足够精确，并且可以免除设计人员手动添加二极管的麻烦，进而能够防止由于后期设计人员手工添加二极管而产生的错误。根据本发明的第二方面，提供了一种版图原理图一致性验证方法，其采用了根据本发明第一方面所述的MOS晶体管建模方法。由于采用了根据本发明第一方面所述的MOS 晶体管建模方法，因此，本领域技术人员可以理解的是，根据本发明第二方面的版图原理图一致性验证方法同样能够实现根据本发明的第一方面的MOS晶体管建模方法所能实现的有益技术效果。优选地，上述版图原理图一致性验证方法还包括导出所述二极管的具体物理几何参数的步骤。根据本发明的第三方面，提供了一种采用了根据本发明第二方面所述的版图原理图一致性验证方法的集成电路物理验证方法。同样，由于采用了根据本发明第一方面所述的版图原理图一致性验证方法，因此，本领域技术人员可以理解的是，根据本发明第三方面的集成电路物理验证方法同样能够实现根据本发明的第二方面的版图原理图一致性验证方法所能实现的有益技术效果。
根据本发明的第四方面，提供了一种采用了根据本发明第二方面所述的版图原理图一致性验证方法的集成电路设计方法。同样，由于采用了根据本发明第二方面所述的版图原理图一致性验证方法，因此，本领域技术人员可以理解的是，根据本发明第四方面的集成电路设计方法同样能够实现根据本发明的第二方面的版图原理图一致性验证方法所能实现的有益技术效果。
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中图1示出了根据现有技术的用于版图原理图一致性验证的MOS晶体管建模方法为 MOS晶体管版图所建模出来的通用的电路图。图2示出了根据现有技术的用于版图原理图一致性验证的MOS晶体管建模方法为 MOS晶体管版图所建模出来的修改后的电路图。图3示出了根据本发明实施例的用于版图原理图一致性验证的MOS晶体管建模方法为MOS晶体管版图所建模出来的电路图。图4示出了根据本发明延伸的另一种用于版图原理图一致性验证的MOS晶体管建模方法为MOS晶体管版图所建模出来的电路图，该方法采用六端结构，衬底电路包含两个二极管，分别为P阱与深N阱的二极管和深N阱与P衬底的二极管。需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施例方式为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。如图1所示，其中示出了根据现有技术的用于版图原理图一致性验证的MOS晶体管建模方法为MOS晶体管版图所建模出来的通用的电路图。图1示出了 NMOS情况，四端分别为栅极、漏极、源极以及衬底。对于现有技术来说，对于具有深N阱的NMOS晶体管和没有深N阱的NMOS晶体管采用相同的模型，S卩如图1所示的电路图。但是，图1所示的电路图并没有对深N阱所产生的寄生二极管进行标示，而这是不精确的，尤其是对于模拟应用情况和交流应用情况。因此，设计人员在对具有深N阱的MOS晶体管进行版图原理图一致性验证LVS时， 往往必须手工增加一个对深N阱所产生的寄生二极管进行标示的二极管以形成版图原理图一致性验证LVS可以针对具有深N阱的MOS晶体管而识别出的五端电路结构，由此必须增加了二极管D1。但是，如图2所示，在某些情况下，可能会在增加二极管Dl时，错误地将二极管Dl的输入端和输出端接反，而这是不正确的。由此，图3示出了根据本发明实施例的用于版图原理图一致性验证的MOS晶体管建模方法为MOS晶体管版图所建模出来的电路图。对于MOS晶体管的具体器件结构中包括 P型衬底中的深N阱、深N阱中的P阱、以及在P阱中布置的器件有源区的情况，在根据本发明实施例的用于版图原理图一致性验证的MOS晶体管建模方法中，可为所述MOS晶体管建立一个MOS晶体管电路及衬底电路的模型，其中所述衬底电路包括一个二极管D1，该二极管由MOS晶体管的P阱和深N阱构成。因此，其中所述第一二极管的输入端应该与所述 MOS晶体管电路相连，从而避免的对该二极管的错误连接。在图3所示的建模方法中，所述二极管Dl是一个对深N阱所产生的寄生二极管进行标示的二极管，这对于模拟应用情况和交流应用情况来说能够足够精确；并且该二极管 Dl是在建模过程中自动产生的，而不需要设计人员在建模后手动加入，因此免除了设计人员手工添加二极管的麻烦，并且避免了可能由于手动加入二极管而产生的错误。图3示出了 MOS晶体管为N型MOS晶体管并且所述深阱为深N阱的情况。但是， 本领域技术人员可以理解的是，可以通过修改图2来适应MOS晶体管为P型MOS晶体管且所述深阱为深N阱的情况。图4示MOS晶体管为N型MOS晶体管并且所述深阱为深N阱的另一种情况。该机构变成六端器件。该方法也同样可以做到模型，版图和原理图一致。具体地说，该方法采用六端结构，衬底电路包含两个二极管，分别为P阱与深N阱的二极管Dl和深N阱与P衬底的二极管D2，其中二极管D2输出端与二极管Dl的输出端相连。也就是说，对于MOS晶体管的具体器件结构中包括P型衬底中的深N阱、深N阱中的P阱、以及在P阱中布置的器件有源区的情况，图4所示的方法还对深N阱与P衬底之间的寄生二极管进行了有效标示。在本发明的一个实施例中，本发明提供了一种版图原理图一致性验证方法，其利用了图3所示的根据上述MOS晶体管建模方法为MOS晶体管版图所建模出来的电路图。优选地，还能导出二极管Dl和二极管D2的具体物理几何参数。如下示出了--个Mode 1 ca rd的示例.subcktnch_dnw d g s b dnw width = le~6 length =le_6 as = 0 ad = 0
=Opd ==0.param+wdiode一 /width+某常数项'+ldiode一 /length+某常数项'+area ='Wdiode^ldioder+peri =‘(ldiode+wdiode)*2，mxcktdg s b nch w=' w' I=' 1' as=' as' ad=' ad'
='ps'pd =,pd'diode b dnw pwdnw_mos area = 'area，ρ = 'peri，. model pwdnw_mos d level = 3+tref = 25 .........如下示出了一个LVS/LPE deck的示例DEVICE nch_dnw 18ngate_ori_5t nsd(D) poly (G) nsd(S) pwell (B) DNW(T) <ndifi>[property W, L, AD, AS, PD, PSW = (per ime t er_coincide (18ngate_ori_5t, ns d) +perimeter_ inside (18ngate_ori_5t, nsd))/2L = area(18ngate_ori_5t)/W
S_ACT = perimeter_inside(S, ndifi)D_ACT = perimeter_inside (D, ndifi)
AS = area (S) *W/S_ACT
AD = area (D) *W/D_ACTPS = perimeter(S)*W/S_ACTPD = perimeter (D)*W/D_ACT}在本发明的一个实施例中，本发明提供了一种利用诸如Dracula、Calibre之类的工具进行集成电路物理验证的方法。此外，在本发明的另一个实施例中，本发明还提供了一种集成电路设计方法，该方法有利地利用上述版图原理图一致性验证方法。在本发明实施例中，“深N阱”的具体含义指的是这样一个N讲，其用于在衬底中对 N阱中的器件及N阱外的器件进行隔离。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下， 都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种MOS晶体管建模方法，其中所述MOS晶体管具有深阱，其特征在于所述MOS晶体管建模方法包括为所述MOS晶体管建立一个MOS晶体管电路及衬底电路，其中MOS晶体管电路包括栅极、漏极、源极以及衬底极；并且所述衬底电路包括第一二极管，该第一二极管由P阱和深N 阱构成，其中所述第一二极管的输入端与所述MOS晶体管电路相连。
2.根据权利要求1所述的MOS晶体管建模方法，其特征在于，所述MOS晶体管建模方法用于版图原理图一致性验证。
3.根据权利要求1或2所述的MOS晶体管建模方法，其特征在于，所述MOS晶体管为N 型MOS晶体管或P型MOS晶体管。
4.根据权利要求1或2所述的MOS晶体管建模方法，其特征在于，所述衬底电路还包括第二二极管，所述第二二极管由深N阱和P型衬底构成，并且其中所述第一二极管的输出端与所述第二二极管的输出端相连。
5.一种版图原理图一致性验证方法，其特征在于，其特征在于采用了根据权利要求1 至4之一所示的MOS晶体管建模方法。
6.根据权利要求5所述的版图原理图一致性验证方法，其特征在于还包括导出所述二极管的具体物理几何参数的步骤。
7.一种集成电路物理验证方法，其特征在于采用了根据权利要求6所示的版图原理图一致性验证方法。
8.一种集成电路设计方法，其特征在于在集成电路设计的验证过程中采用了根据权利要求7所示的集成电路物理验证方法。
全文摘要
本发明提供了一种用于版图原理图一致性验证的MOS晶体管建模方法。在根据本发明的用于版图原理图一致性验证方法的MOS晶体管建模方法中，所述MOS晶体管具有深阱，所述MOS晶体管建模方法包括为所述MOS晶体管建立一个MOS晶体管电路及衬底电路，其中MOS晶体管电路包括栅极、漏极、源极以及衬底极；并且所述衬底电路包括一个二极管，该二极管由P阱和深N阱构成。根据本发明第一方面的MOS晶体管建模方法，可以针对具有深N阱的MOS晶体管建立对于模拟应用情况和交流应用情况来说能够足够精确的模型，从而使得版图原理图一致性验证足够精确。
文档编号G06F17/50GK102306210SQ20111018737
公开日2012年1月4日 申请日期2011年7月5日 优先权日2011年7月5日
发明者张昊, 郑舒静 申请人:上海宏力半导体制造有限公司