专利名称：一种i2c总线接口电路模块的制作方法
技术领域：
本实用新型属于电子电路技术领域，具体涉及可重构射频前端芯片内的电路模块。
背景技术：
随着通信和信息技术的迅猛发展，人类获取信息的发展趋势正在由固定走向移 动，由语音走向多媒体。移动数字电视针对的是一个特殊的群体-移动人群。其受众是在 移动的交通工具上(如私家车、公交车、出租车等)、高端消费人群，提供随时随地无处不在 的数字电视移动多媒体服务。目前，能够在移动环境向大量观众提供多媒体内容的网络架构主要有三种移 动通信网络0.5G/3G)、无线局域网(WLAN)、地面数字广播网络。支持地面数字广播网络 的标准主要有一下几种，欧洲DVB (数字视频广播)组织已经正式发布了为通过地面数 字电视广播网络向便携/手持终端提供多媒体业务所专门制定的DVB-H标准(Digital VideoBroadcasting Hand held)；韩国在欧洲厂商开发的尤里卡147数字音频广播 DAB(DigitalAudio Broadcasting)系统的基础上做了一些修改，推出了 T-DMB(Terrestri al-DigitalMultimedia Broadcasting)地面数字多媒体广播标准；我国推出了自主知识产 权的CMMB(China Mobile Multimedia Broadcasting)手机电视标准，使这一领域的竞争更 为激烈。用于移动数字电视的射频前端芯片主要包括增益可变低噪声放大器模块、信道带 宽可编程信道滤波器模块、基带增益可编程放大器模块、小数N频率综合器模块、射频自动 增益控制模块和基带自动增益控制模块；为了实现射频前端芯片内部的各个模块的可控制 和可编程，射频前端芯片还包括寄存器组模块和接口电路模块用以实现射频前端芯片的数 字逻辑控制。现有的射频前端芯片内没有明确统一的接口电路，数据通信的接口电路采用不同 的协议实现，如I2C，SPI，SCI等协议(I2C即I2C,全称Inter-Integrated Circuit，本文中 为了便于出版，统一简称为I2C)。另一方面，针对不同的应用，现有的基于I2C协议的接口 电路(以下简称I2C总线接口电路)的设计方法也多不相同。特别地，当射频前端芯片为 可重构多模多频段移动数字电视射频前端芯片(以下简称可重构射频前端芯片)时，由于 接口电路模块需要连接到一个具有读写功能的寄存器组模块上，如果将现有的I2C总线接 口电路模块直接应用在可重构射频前端芯片上，会产生如下问题1.现有的I2C总线接口 电路模块的输入输出端口与可重构射频前端芯片当中的寄存器组模块的输入输出端口不 一致。2.现有的I2C总线接口电路模块的输入输出端口与可重构射频前端芯片外部的输入 输出端口不一致。3.现有的I2C总线接口电路模块的I2C时序不能满足可重构射频前端芯 片当中I2C总线格式的时序要求。
实用新型内容本实用新型的目的是为了克服现有的I2C总线接口电路模块应用于可重构射频前端芯片时产生的上述各种问题，提出了一种I2C总线接口电路模块。为了实现上述目的，本实用新型的技术方案提供了一种I2C总线接口电路模块， 包括总线二级缓冲输入单元、总线开始/停止信号检测单元、时钟总线同步单元、输入数据 串并转换单元、地址判断单元、读/写模式选择单元、输出数据并串转换单元、三态输出单 元、主机响应检测单元、缓冲输出单元和状态机单元。其特征在于所述总线二级缓冲输入单元分别与总线开始/停止信号检测单元和时钟总线同 步单元连接，用以将模块外部的I2C总线的时钟总线(SCL)和数据总线(SDA)传输过来的 信号分别送入总线开始/停止信号检测单元和时钟总线同步单元；所述总线开始/停止信号检测单元分别与总线二级缓冲输入单元和状态机单元 连接，用以检测模块外部的I2C总线通过总线二级缓冲输入单元传输过来的开始或停止信 号并将获取的开始或停止信号传输给状态机单元；所述时钟总线同步单元分别与总线二级缓冲输入单元和状态机单元连接，用以通 过总线二级缓冲输入单元的输出信号对I2C总线的时钟总线信号的上升沿和下降沿进行 检测并将检测结果输出给状态机单元；所述输入数据串并转换单元分别和地址判断单元、读/写模式选择单元以及状态 机单元相连接，用以将模块外部的I2C总线的数据总线传输过来的串行信号在状态机单元 输出的控制信号下进行串并转换，并将转换后的并行信号分别送入地址判断单元、读/写 模式选择单元和状态机单元；所述地址判断单元分别与输入数据串并转换单元和状态机单元连接，通过输入数 据串并转换单元的输出信号以及I2C地址片选信号判断I2C总线上的I2C地址是否与接口 电路的I2C地址相一致，并将判断信号输出给状态机单元；所述读/写模式选择单元分别与输入数据串并转换单元和状态机单元连接，用以 在状态机单元输出的控制信号下将输入数据串并转换单元输出信号当中的读模式或写模 式控制信号提取出来并输出到状态机单元；所述输出数据并串转换单元分别与三态输出单元和状态机单元连接，用以将来自 寄存器组模块的寄存器输出信号在状态机单元输出的控制信号下进行并串转换，并将转换 后的串行信号输出给三态输出单元；所述三态输出单元分别与输出数据并串转换单元和状态机单元连接，用以将输出 数据并串转换单元的输出串行数据在状态机单元输出的控制信号下发送到I2C总线的数 据总线上；所述主机响应检测单元与状态机单元相连接，用以在状态机单元输出的控制信号 下检测I2C总线的数据总线上的I2C主机响应信号，并将检测结果输出给状态机单元；所述缓冲输出单元与状态机单元相连接，用以将状态机单元输出的寄存器组控制 信号缓存后输出给寄存器组模块；所述状态机单元与总线开始/停止信号检测单元、时钟总线同步单元、输入数据 串并转换单元、地址判断单元、读/写模式选择单元、输出数据并串转换单元、三态输出单 元、主机响应检测单元和缓冲输出单元相连接，用以接收总线开始/停止信号检测单元、时 钟总线同步单元、输入数据串并转换单元、地址判断单元、读/写模式选择单元和主机响应 检测单元的输出信号，并根据状态机所处的不同状态，输出状态机控制信号到输入数据串并转换单元、读/写模式选择单元、输出数据并串转换单元、三态输出单元、主机响应检测 单元和缓冲输出单元。本实用新型的有益效果相对于现有I2C总线接口电路模块，本实用新型所提供 的I2C总线接口电路模块能够将I2C总线上主机发送的信号正确接收下来并分别产生寄存 器使能信号Register_EN、寄存器读写控制信号Register_RW、寄存器地址信号Register addr[7:0]、寄存器数据输入信号RegiSter_D0[7:0]和寄存器数据输出信号Register_ DI [7:0],能够有效的保证I2C总线接口电路模块与可读写的寄存器组模块的兼容，同时针 对本实用新型提供的I2C总线格式进行设计的状态机单元能够保证I2C总线接口电路完美 应用于可重构多模多频段移动数字电视射频前端芯片。
图1是本实用新型的I2C总线格式示意图。图2是本实用新型的可重构射频前端芯片数字控制模块图。图3是本实用新型的I2C总线接口电路单元模块图。图4是本实用新型的总线二级缓冲输入单元框图。图5是本实用新型的总线开始/停止信号检测单元框图。图6是本实用新型的时钟总线同步单元框图。图7是本实用新型的输入数据串并转换单元框图。图8是本实用新型的地址判断单元框图。图9是本实用新型的读/写模式选择单元框图。图10是本实用新型的输出数据并串转换单元框图。图11是本实用新型的三态输出单元框图。图12是本实用新型的主机响应检测单元框图。图13是本实用新型的缓冲输出单元框图。图14是本实用新型的状态机单元框图。图15是本实用新型的12C总线接口电路状态转换图。
具体实施方式
以下结合附图和具体实施例对本实用新型做进一步的说明。再对本实用新型的具 体实施例进行说明前，现对本实用新型的设计的理论基础作出简要描述。I2C总线是一种串行同步时钟总线，其工作方式为半双工。连接在I2C总线上的接 口电路有两种一种是工作在主机模式下的I2C总线接口电路，以下简称为主机；另一种是 工作在从机模式下的I2C总线接口电路，以下简称为从机。本实用新型所涉及的I2C总线 接口电路工作在从机模式下，故下文所提到的从机应包含本实用新型所涉及的I2C总线接 口电路。本领域的普通技术人员应该意识到这里所指的主机与从机的概念，故这里不再进 行描述。这里需要指出的是，下文所出现的信号0值对应数字电位的低电平，信号1值对应 数字电位的高电平。本实施例中的有效值当在使用正逻辑的情况下，取值为1，负逻辑情况 下，取值为0。如图1所示，S表示开始信号，P表示停止信号，a表示从机响应信号，A表示主机响应信号，W表示写模式控制字，R表示读模式控制字。对应用于可重构多模多频段移动数 字电视射频前端芯片的I2C总线接口电路的I2C总线数据传输格式做如下说明为了通过 I2C总线实现接口电路对寄存器组的读/写操作，分别制定读模式与写模式的I2C总线格 式。当从机检测到开始信号后，开始接收7比特I2C地址数据和1比特读/写控制数据，如 果7比特I2C地址数据与I2C从机接口电路预设值一致，则向总线发送一个响应信号，通知 主机第一帧数据正确收到。此时，如果接收到的1比特读/写控制数据值为1，则从机开始 按照读模式总线格式开始工作；如果接收到的1比特读/写控制数据值为0，则从机开始按 照写模式总线格式开始工作。在读模式当中，(1)从机响应主机I2C地址信号后直接开始读取寄存器组中寄存 器地址所对应的数据，并将数据通过总线发送给主机。( 当接收到主机发送的响应信号 后，将寄存器地址加1后读取寄存器组当中对应的数据，并将其通过总线发送给主机。(3) 重复步骤O)，直到收到主机发送的停止信号。在写模式下，(1)从机响应主机I2C地址信 号后，继续接收主机发送的寄存器地址信号，接收完毕后向总线上发送响应信号( 从机 发送响应信号后，开始接收主机发送的数据，并将数据寄存在寄存器组当中寄存器地址所 指向的寄存器当中，同时寄存器地址值自动加1，然后向总线上发送响应信号。(3)重复步 骤O)，直到收到主机发送的停止信号。不论是在读模式下还是在写模式下，总线开始格式、重新开始格式、停止格式以及 寄存器地址格式都是完全一样的。如图2所示，整个可重构多模多频段移动数字电视射频前端芯片的数字控制模块 包括I2C总线接口电路模块和寄存器组模块两个子模块。其中I2C总线接口电路模块用 以接收I2C总线上的数据并将其发送给寄存器组或者将寄存器组当中的数据读出后发送 到I2C总线上。图中，I2C总线接口电路模块的输入信号为nrst、sysclk、scl、ADRSELO、 ADRSELU Register_D0[7:0],输出信号为 Register_DI [7:0]、Register_addr [7:0]、 Register_RW、Register_EN，输入输出双向信号为sda。其中信号nrst、sysclk分别是复 位信号和系统时钟信号；信号ADRSELO、ADRSEL1为I2C地址的片选信号；信号scl和sda 分别来自于I2C总线的时钟总线SCL和数据总线SDA ；信号Register_D0[7:0]、Register_ DI [7:0]、Register_addr [7:0]、Register_RW、Register_EN 与寄存器组模块相连接，实现 I2C总线接口电路对寄存器组内相应数据的存取操作。I2C总线接口电路各个信号的具体 描述如下表所示
权利要求1. 一种I2C总线接口电路模块，包括总线二级缓冲输入单元、总线开始/停止信号检测 单元、时钟总线同步单元、输入数据串并转换单元、地址判断单元、读/写模式选择单元、输 出数据并串转换单元、三态输出单元、主机响应检测单元、缓冲输出单元和状态机单元；其 特征在于，所述总线二级缓冲输入单元分别与总线开始/停止信号检测单元和时钟总线同步单 元连接，用以将模块外部的I2C总线的时钟总线(SCL)和数据总线(SDA)传输过来的信号 分别送入总线开始/停止信号检测单元和时钟总线同步单元；所述总线开始/停止信号检测单元分别与总线二级缓冲输入单元和状态机单元连接， 用以检测模块外部的I2C总线通过总线二级缓冲输入单元传输过来的开始或停止信号并 将获取的开始或停止信号传输给状态机单元；所述时钟总线同步单元分别与总线二级缓冲输入单元和状态机单元连接，用以通过总 线二级缓冲输入单元的输出信号对I2C总线的时钟总线信号的上升沿和下降沿进行检测 并将检测结果输出给状态机单元；所述输入数据串并转换单元分别和地址判断单元、读/写模式选择单元以及状态机单 元相连接，用以将模块外部的I2C总线的数据总线传输过来的串行信号在状态机单元输出 的控制信号下进行串并转换，并将转换后的并行信号分别送入地址判断单元、读/写模式 选择单元和状态机单元；所述地址判断单元分别与输入数据串并转换单元和状态机单元连接，通过输入数据串 并转换单元的输出信号以及I2C地址片选信号判断I2C总线上的I2C地址是否与接口电路 的I2C地址相一致，并将判断信号输出给状态机单元；所述读/写模式选择单元分别与输入数据串并转换单元和状态机单元连接，用以在状 态机单元输出的控制信号下将输入数据串并转换单元输出信号当中的读模式或写模式控 制信号提取出来并输出到状态机单元；所述输出数据并串转换单元分别与三态输出单元和状态机单元连接，用以将来自寄存 器组模块的寄存器输出信号在状态机单元输出的控制信号下进行并串转换，并将转换后的 串行信号输出给三态输出单元；所述三态输出单元分别与输出数据并串转换单元和状态机单元连接，用以将输出数据 并串转换单元的输出串行数据在状态机单元输出的控制信号下发送到I2C总线的数据总 ^^ —t- 所述主机响应检测单元与状态机单元相连接，用以在状态机单元输出的控制信号下检 测I2C总线的数据总线上的I2C主机响应信号，并将检测结果输出给状态机单元；所述缓冲输出单元与状态机单元相连接，用以将状态机单元输出的寄存器组控制信号 缓存后输出给寄存器组模块；所述状态机单元与总线开始/停止信号检测单元、时钟总线同步单元、输入数据串并 转换单元、地址判断单元、读/写模式选择单元、输出数据并串转换单元、三态输出单元、主 机响应检测单元和缓冲输出单元相连接，用以接收总线开始/停止信号检测单元、时钟总 线同步单元、输入数据串并转换单元、地址判断单元、读/写模式选择单元和主机响应检测 单元的输出信号，并根据状态机所处的不同状态，输出状态机控制信号到输入数据串并转 换单元、读/写模式选择单元、输出数据并串转换单元、三态输出单元、主机响应检测单元和缓冲输出单元。
专利摘要本实用新型涉及一种I2C总线接口电路模块。所述I2C总线接口电路模块包括总线二级缓冲输入单元、总线开始/停止信号检测单元、时钟总线同步单元、输入数据串并转换单元、地址判断单元、读/写模式选择单元、输出数据并串转换单元、三态输出单元、主机响应检测单元、缓冲输出单元和状态机单元。本实用新型的有益效果相对于现有I2C总线接口电路模块，本实用新型能够有效的保证I2C总线接口电路模块与可读写的寄存器组模块的兼容，同时针对本实用新型提供的I2C总线格式进行设计的状态机单元能够保证I2C总线接口电路完美应用于可重构多模多频段移动数字电视射频前端芯片。
文档编号G06F13/38GK201917898SQ20112001803
公开日2011年8月3日 申请日期2011年1月20日 优先权日2011年1月20日
发明者文光俊, 殷谦 申请人:电子科技大学