专利名称：一种适用多路图像数据同步显示的液晶拼接墙的制作方法
技术领域：
本实用新型涉及一种拼接器的开发与制造，尤其涉及一种适用多路图像数据同步显不的液晶拼接墙。
背景技术：
大屏显示墙有着越来越广泛的应用，大屏显示墙就是有多块LCD显示屏幕排列组成，同时显示单路或多路图像。为了实现这个目的，就需要使用被称为拼接器的设备，拼接器有输入和输出两部分组成 ，输入连接所有需要显示的图像信号源，输出连接各块IXD显示屏幕。拼接器的主要把需要显示的图像合成、处理后，输出到IXD显示屏幕上。拼接器中有一项核心功能就是数据同步功能，因为输入的图像信号源频率都是不同的，而输出的图像信号只有一个频率，这就必须把需要同时显示多个输入的图像，进行显示频率的转换，才能实现最终按同一个频率输出的功能。因为同时处理的信号源数量容易受到中央处理器和存储器的容量限制，所以实现这一功能时常常不能保证图像的完整性和准确性。
发明内容为了解决上述问题，本实用新型公开了一种适用多路图像数据同步显示的液晶拼接墙，有效的实现同时显示多个输入的图像，进行显示频率的转换，按同一个频率输出的功倉泛。本实用新型公开了一种适用多路图像数据同步显示的液晶拼接墙，它包括拼接器，所述的拼接器上设置有输入装置和输出装置和中央处理器，为了实现把需要显示的图像合成、处理后，输出到IXD显示屏幕上。在所述的拼接器的电路中，还设置有四块存储器， 用于实现对多路图像的同步处理和同一频率输出图像的功能。上述的存储器内部的存储单元分为四个部分地址空间，分别用于保存4路输入图像，在每一个部分地址空间中再分为A和B两块数据处理区域。所述的四块存储器数据线与中央处理器并行连接，可以有效的降低数据传输的速度，降低成本。中央处理器处理起来较简单。所述的拼接器是基于FPGA的新型拼接装置而实现。它包括多组帧缓存FIFO适合于一个提供数字化图像信息及其行场同步控制信号的相应视频信号源相连接以接受所述数字化图像信息，且每组帧缓存FIFO包括两个帧缓存FIFO，每个所述的缓存帧FIFO包括输出经其缓存的数字化图像信息的图像信息输出端口和用于接收控制信号的控制端，所述的拼接器还包括FPGA数据处理模块，适用于各所述视频信号源相连接而接收所述行场同步控制信号。上述的拼接器仅涉及较少的元器件，并采用FPGA进行数据处理和控制，从而以一种简单的电路结构与简单的时序实现了多路视频的拼接。拼接器采用四个存储器，实现了低成本高速率的输出图像。[0011]四片存储器的数据线并行地与中央处理器连接，可以实现高速读写数据，实现四路图像数据的同时读写，并能实现读取数据时避免与保存数据发生在同一块中，避免了读出数据的错误。中央处理器处理起来也较简单，这样对于中央处理器的要求较低，可以选择低成本的中央处理器。
图I本实用新型中拼接器的结构框图；图2本实用新型中拼接器的中央处理器结构框图；图3本实用新型中拼接器存储器电路连接图。
具体实施方式
以下结合附图对本实用新型进行了详细说明。一种适用多路图像数据同步显示的液晶拼接墙，有效的实现同时显示多个输入的图像，进行显示频率的转换，按同一个频率输出的功能。本实用新型公开了一种适用多路图像数据同步显示的液晶拼接墙，它包括拼接器，所述的拼接器上设置有输入装置和输出装置和中央处理器，为了实现把需要显示的图像合成、处理后，输出到IXD显示屏幕上。在所述的拼接器的电路中，还设置有四块存储器， 用于实现对多路图像的同步处理和同一频率输出图像的功能。上述的存储器内部的存储单元分为四个部分地址空间，分别用于保存4路输入图像，在每一个部分地址空间中再分为A和B两块数据处理区域。所述的四块存储器数据线与中央处理器并行连接，可以有效的降低数据传输的速度，降低成本。中央处理器处理起来较简单。视频拼接器装置包括多组帧缓存FIFO，每组帧缓存FIFO始于与一个提供数字化图像信息及其行场同步控制信号的相对应视频信号源相连接以及接受所述数字化图像信息，且每组帧缓存FIFO包括两个帧缓存FIFO，每个所述帧缓存FIFO包括用于输出经其缓存的数字化图像信息的图像信息输出端口和用于接收控制信号的控制端。所述的拼接器还包括FPGA数据处理模块，所述的FPGA数据处理模块适于与各所述视频信号源想连接而接收所述行场同步控制信号，所述的FPGA数据处理模块进一步与所述个帧缓存FIFO的控制端相连接并适于接收经各帧缓存的数字化信息图像。每个帧缓存FIFO的控制端可以包括片选控制端、读复位控制端、读使能控制端、 写复位控制端和写使能控制端。从而通过所述控制端简单地控制每个帧缓存FIFO。在这一实施例中，从而可以更好地满足高速、大容量和低成本的系统要求，存取速度可以更好的满足系统要求。
权利要求1.一种适用多路图像数据同步显示的液晶拼接墙，包括拼接器，其特征在于所述的拼接器包括输入装置、输出装置和中央处理器以及多个存储器，所述的存储器通过数据线与中央处理器并行连接。
2.根据权利要求I所述的一种适用多路图像数据同步显示的液晶拼接墙，其特征在于上述的存储器为四个存储器。
3.根据权利要求2所述的一种适用多路图像数据同步显示的液晶拼接墙，其特征在于所述的中央处理器采用FPGA芯片。
专利摘要一种适用多路图像数据同步显示的液晶拼接墙，它包括拼接器，所述的拼接器上设置有输入装置和输出装置和中央处理器，为了实现把需要显示的图像合成、处理后，输出到LCD显示屏幕上。在所述的拼接器的电路中，还设置有四块存储器，用于实现对多路图像的同步处理和同一频率输出图像的功能，可以更好地满足高速、大容量和低成本的系统要求，存取速度可以更好的满足系统要求。
文档编号G06F3/14GK202362766SQ20112037132
公开日2012年8月1日 申请日期2011年10月8日 优先权日2011年10月8日
发明者叶晓峰 申请人:南京欧帝科技有限公司