专利名称：：微处理器与于微处理器中配置除错逻辑的方法
技术领域：
：本发明涉及微处理器的设计，特别涉及配置微处理器的除错逻辑。
背景技术：
：现在的微处理器非常的复杂，其意味着在微处理器和/或微处理器执行的软件中有很高的机率会发生错误，包括系统固件(如BIOS)。因此，急需一种工具用以帮助微处理器开发者对微处理器以及系统固件除错。现在已有许多除错工具。当执行用户软件(如应用软件或操作系统软件)时大部分错误会自己显现出来。举例而言，当微处理器正在执行一特定应用程序(如电视游戏)，或当由许多用户和/或一特定用户软件应用程序的结合处在大量负载时，错误会自己显现出来。在这些情况中，当微处理器已经开机且正在运作用户程序后，通过用户软件配置与致能除错工具即可满足该项需求。然而，从过去经验得知，在用户软件运作以配置及致能除错工具前，在系统开机过程中已有部分错误被显现出来。因此，需要一种方法以协助除错上述系统开机过程中的部分错误。
发明内容在本发明的一实施例中，微处理器包括除错逻辑、多个可编程除错配置存储单元、重置逻辑标志与重置微码。微处理器用以在读取与执行用户程序指令之前执行重置微码以响应微处理器重置。重置逻辑标志于微处理器重置之前为可变的，并于微处理器读取与执行用户指令之前选择性地致能重置微码以设定与致能除错逻辑。重置微码用以判定重置逻辑标志是否具有一第一预设值或一第二预设值，第一预设值与第二预设值分别相对应于一除错模式值以及一初始标准模式值。当重置逻辑标志具有对应于除错模式的第一预设值时，重置微码将除错配置初始值写入可编程除错配置存储元件中，以配置除错逻辑。当重置逻辑标志具有相对应于标准模式值的第二预设值时，重置微码禁止将除错配置初始值写入可编程除错配置存储元件中。因此，在微处理器重置时以及微处理器读取与执行用户指令之前，微处理器根据重置逻辑标志的预设值被选择性地配置以设定与致能除错逻辑。在另一实施例中，除错逻辑为一追踪程序逻辑，除错配置存储元件为追踪程序配置存储元件，除错配置初始值为追踪程序逻辑配置值。在一实施例中，可编程除错或追踪程序配置存储元件包括微处理器的特别模块寄存器，特别模块寄存器通过上述的重置微码及x86指令集结构的WRMSR指令进行配置。在另一有关重置逻辑标志架构的实施例中，重置逻辑标志包括一可变熔丝，用以通过上述微处理器的高电压输入端熔断上述微码修补熔丝加以改变。在另一实施例中，重置逻辑标志包括一易失性存储器扫描寄存器，上述易失性存储器扫描寄存器具有可通过微处理器的除错端口通过除错器所设定的数值。重置逻辑标志包括由除错器预先提供的扫描寄存器值。当微处理器重置且微处理器没有关掉电源时，上述扫描寄存器的数值可保持着。当重置逻辑标志不具有扫描寄存器的数值时，重置逻辑标志的数值即为通过可变熔丝所指定的数值。同样地，在另一有关除错配置初始值来源的实施例中，除错配置初始值为通过多个可变除错配置初始存储元件的一或多个提供。除错配置初始化值为存储在重置微码中的数值。在一些实施例中，通过微处理器的高电压输入端熔断微码修补熔丝的可变微码修补熔丝被提供以在微处理器中应用微码修补。在这些实施例中，当使用微码修补时，除错配置初始化值为存储在微码修补中的数值。在一些实施例中，易失性存储器扫描寄存器用以扫描或提供除错器扫描以及存储由微处理器的除错端口通过除错器所提供的数值。在这些实施例中，除错配置初始化值为由除错器预先提供的扫描寄存器值。当没有扫描寄存器值时，除错配置初始化值为存储在微码修补中的数值。当在上述两种情况中，除错配置初始化值为与原先重置微码存储的数值。在另一实施例中，除错逻辑选择性地根据可编程除错配置存储元件的数值与一除错触发事件的检测触发除错微码。当在除错模式时，除错微码配置微处理器以产生处理器状态记录信息。在另一实施例中，提供配置微处理器的除错逻辑的方法。微处理器执行重置微码以响应微处理器的重置。重置微码判定一标志是否具有一第一预设值或一第二预设值，其中标志用以指出重置微码是否用以配置除错逻辑。当标志具有第一预设值时，重置微码将除错配置初始化值写入可编程除错配置存储元件中以配置除错逻辑。当标志具有第二预设值时，重置微码禁止将除错配置初始化值写入可编程除错配置存储元件中。在另一有关重置逻辑标志的结构的实施例中，重置逻辑标志包括一可变熔丝，用以通过上述微处理器的一高电压输入端熔断上述微码修补熔丝加以改变。在此实施例中，该方法还包括通过上述微处理器的一高电压输入端熔断上述微码修补熔丝加以改变。在另一实施例中，重置逻辑标志包括一易失性存储器扫描寄存器，上述易失性存储器扫描寄存器具有可通过微处理器的除错端口通过除错器所设定的数值。在此实施例中，该方法还包括连接一除错器至微处理器的除错端口，使用除错器以设定扫描寄存器值，以及在不关闭微处理器电源的情况下重置微处理器。同样地，在另一有关除错配置初始值的可变来源的实施例中，将数值写入可编程除错配置存储元件中的动作包括将存储在重置微码中的预设值写入可编程除错配置存储元件中，在另一实施例中，将数值写入可编程除错配置存储元件的动作包括将存储在多个初始化存储元件中的值写入可编程除错配置存储元件中。初始化存储元件包括可变微码修补熔丝，用以通过上述微处理器的一高电压输入端熔断上述微码修补熔丝加以改变。该方法还包括施加多个高电压至可变微码修补熔丝的一或多个以修补重置微码。初始化存储元件包括易失性存储器扫描寄存器，上述易失性存储器扫描寄存器具有可通过微处理器的除错端口所设定的数值。该方法还包括连接一除错器至微处理器的除错端口，使用除错器以设定扫描寄存器值，以及在不关闭微处理器电源的情况下重置微处理器。在另一实施例中，提供通过设定重置逻辑标志以配置微处理器的除错逻辑的方法，在读取以及执行用户指令前，该重置逻辑标志选择性地致能重置微码以设定与致能微处理器中的除错逻辑。该方法包括连接一除错器至微处理器的除错端口，根据设定至初始标准模式的重置逻辑标志运作微处理器，使用除错器以设定重置逻辑标志为一除错模式值，重置微处理器，以及执行重置微码以响应微处理器的重置。重置微码判定重置逻辑标志是否具有标准模式值或除错模式值。当重置逻辑标志具有除错模式值时，将数值写入可编程除错配置存储元件中。当重置逻辑标志不具有除错模式值，禁止将数值写入可编程除错配置存储元件中。上述方法有关于重置逻辑标志的结构以及除错配置初始化值的可变来源的设定动作。在一实施例中，该方法还包括在重置微处理器前，使用除错器以将新除错配置值写入多个除错配置初始化存储元件中。在其他实施例中，该方法还包括在重置微处理器前，施加多个高电压至一或多个可变微码修补熔丝以改变重置逻辑标志的相对应值和/或修补重置微码。在其他实施例中，该方法还包括在重置微处理器前，使用除错器设定扫描寄存器值和/或除错配置初始化值以给重置逻辑标志。图I所示是根据本发明实施例的微处理器的方块图；图2所示是根据本发明实施例的配置图I微处理器的方法流程图；图3所示是根据本发明实施例的图I微处理器的运作流程图。主要元件符号说明100微处理器；102快取存储器；104指令转译器；106微序列器；107微码存储器；108重置微码；112寄存器别名表；114保留站；116执行单元；118引退单元；128微码修补熔丝；132特征致能熔丝；134扫描寄存器；138追踪程序特别I旲块寄存器142追踪程序微码；144微码修补硬件；152逻辑；154事件输入；156信号；192重置输入端；194熔丝熔断电压输入端；196JTAG输入端；202、204、302、304、305、306、308、312、314、316步骤。具体实施例方式美国专利第12/748，753号(CNTR.2461)、第12/748，929号(CNTR.2508)、第12/944，269号(CNTR.2509)与第12/748，846号(CNTR.2510)中描述了一种用于微处理器的除错与效能调整功能的追踪程序。一般而言，追踪程序是一组微码例程(miCTocode!■outine)，追踪程序一直处在睡眠状态，直到一软件被写入至一控制寄存器时追踪程序才会被启动。当追踪程序被启动时，多个事件可以触发追踪程序以收集处理器状态信息以及将处理器状态信息写入存储器中特定的地址，使得处理器状态信息可以被监控外部处理器总线状态的逻辑解析器(logicanalyzer)所捕捉。状态信息包括寄存器组(registersets)、转译后备(translation-lookaside)缓冲器、快取存储器(例如数据快取存储器、指令快取存储器、分流目标地址快取存储器与level-2快取存储器)与处理器私有RAM的内容。状态信息以及其他有关状态信息的信息(时间信息)在此处称为记录(LOG)信息或记录。上述事件也可以触发追踪程序用以执行其他动作，例如清除多种状态(例如回写无效快取存储器、清除TLBs与LRU矩阵以及分流预测信息)，或使处理器对私有SMM地址执行SMI中断。举例而言，事件包括特定指令的执行；x86异常；SMI、INTR、NMI、STPCLK与A20中断；VM离开状态；机器检测；以及读写APIC寄存器。追踪程序可被服务处理器配置、致能以及触发。当主要处理器总线闲置(hang)时，记录信息可以被写入至系统存储器或服务处理器总线。服务处理器也可检测主要处理器处在闲置状态，并在重置主要处理器时，为主要处理器和/或写入记录信息。追踪程序可被配置在一多内核处理器的每一内核上，使得所有内核在分界点(breakpoint)后可同步继续执行。追踪程序可被配置成重复执行以下指令在一预设数目的指令引退后被触发、将处理器状态倾倒(dump)存储器后、重置处理器后、从存储器重载处理器状态后、以及继续执行。必要的话，处理器的重置可为部分重置以避免闲置系统总线。然而，时常在用户应用程序配置追踪程序寄存器之前，在微处理器或系统固件中的错误即会显现出来。此处描述一种解决方法，主要为在微处理器开始读取与执行用户应用程序指令之前，即配置微处理器以使重置微码载入具有预设值的追踪程序配置寄存器，使得追踪程序可在用户码致使任一事件发生时被事件触发。微处理器被配置完成上述步骤包括修补追踪程序微码，以及熔断熔丝以启动此特征，修补微码可用以致能除错器从预设值改变为追踪程序配置寄存器值。图I所示是根据本发明的微处理器100的示意图。微处理器100可由改变一可编程熔丝值而被选择性地配置，在微处理器100转送控制权给一用户应用程序(如系统固件)之前(即于微处理器100读取或执行用户应用程序指令之前)，使得重置微处理器100的微码可配置与致能追踪程序特征。上述方法有助于对微处理器100与系统固件进行除错。仔细而言，上述方法在用户软件用以配置与致能追踪程序之前，可便于针对在系统开机过程已经显现出来的错误类别进行除错。此外，上述方法使得微处理器100的制造者可在没有存取系统固件来源码的情况中，判定错误是否在微处理器100或系统固件中。根据本发明一实施例，微处理器100的微结构包括超标量(纯量)架构与非循序(out-of-order)执行管线(pipeline)的功能单元。指令快取存储器102快取(cache)从一系统存储器(未显示于图中)中所读取的指令。指令转译器104耦接至指令快取存储器102，以接收来自指令快取存储器102的指令，如x86指令集结构指令。寄存器别名表112(registeraliastable,RAT)f禹接至指令转译器104与微序列器106,以接收来自指令转译器104与微序列器106的已转译的微指令，以及对已转译的微指令产生相依性信息(dependencyinfor-mation)。多个保留站114f禹接至寄存器别名表112,以接收来自寄存器别名表112的已转译的微指令与相关信息。多个执行单元116耦接至保留站114，以接收来自保留站114的已转译的微指令与已转译微指令的指令运算元。指令运算元可来自微处理器100的寄存器，例如通用寄存器(未显示于图中)与可读写的特别模块寄存器138(modelspecificregister,MSR),以及来自f禹接至执行单元116的数据快取存储器(未显示于图中)。引退单元118耦接至执行单元116，以接收来自执行单元116的指令结果，并引退指令结果至微处理器100的结构状态寄存器中。一外部的重置输入端192耦接至每一单元。当微处理器100电源开启时，重置输入端192上的重置值使得微处理器100保持在重置状态，直到一转变信号使重置输入端192上的值转变为非重置值为止。特别模块寄存器138可为追踪程序特别模块寄存器(138)或追踪程序配置寄存器(138)。追踪程序配置寄存器(138)存储关于追踪程序运算的配置值，例如会触发追踪程序的事件以及追踪程序会根据事件所执行的动作等信息，如上述美国专利申请书中所载。如上所述，用户应用程序可对追踪程序配置寄存器(138)进行写入操作以配置与致能追踪程序。在一实施例中，用户码可通过x86WRMSR指令以写入至追踪程序配置寄存器(138)中。有益的是，重置微码108(下面将对此进行讨论)可在用户应用程序指令被读取与执行前被致能，用以载入追踪程序配置值至追踪程序配置寄存器(138)并致能追踪程序，以便加速微处理器100和/或系统固件的除错。微序列器106包括微码存储器107，其中微码存储器107用以存储重置微码108、追踪程序微码142以及被执行单元116所执行的其他微码。微序列器106还包括微码修补硬件144。重置微码108被启动以响应微处理器100的重置。换句话说，当微处理器100重置时，微处理器100最先执行的指令为重置微码108。在一实施例中，重置微码108与追踪程序微码142为微处理器100的微结构指令集的指令。在另一实施例中，重置微码108与追踪程序微码142为不同指令集的指令，上述指令被转译为微处理器100的微结构指令集的指令。下面将详述重置微码108与追踪程序微码142的运作。微处理器100包括逻辑152，用以接收来自追踪程序配置寄存器(138)的值与事件输入154,并响应于其而产生一追踪程序进入信号(trapontracersignal)156至指令转译器104，以使得指令转译器104停止读取用户应用程序指令，并使指令转译器104控制权至微序列器106并开始读取追踪程序微码142。因此，当追踪程序配置寄存器(138)中所定义的一追踪程序触发事件发生时，追踪程序微码142即被启动。事件输入154可包括用以表示前述美国专利申请书中所描述的事件的输入，例如，但不限定于，一计数器指出微处理器100已经引退了一预设数目的指令、指令转译器104解码一预设指令集中的一指令、以及一异常发生。逻辑152比较事件输入154与来自追踪程序配置寄存器(138)的追踪程序配置值，以判定事件输入154是否达到条件以传送追踪程序进入信号156。有益的是，微处理器100通过特征致能熔丝(fatureenablefuse)132或如下将详述的一除错端口或测试存取端口如JTAG(JointTestActionGroup)输入端196(其中JTAG输入端196为JTAG接口的一部分)被配置，用以使重置微码108载入追踪程序配置值至追踪程序配置寄存器(138)，以便于用户应用程序指令被读取与执行之前配置与致能追踪程序。此外，追踪程序配置的预设值可通过微码修补熔丝由修补微码加以修正。应注意的是，在一实施例中，可以逻辑152为中心组成一除错逻辑来完成上述除错的工作，而除错逻辑应包含逻辑152的功能但不限于此。此外，在另一实施例中，可以追踪程序配置寄存器138为内核作为存储配置上述除错逻辑所需数值的可编程除错配置存储单元，而此可编程除错配置存储单元所存储的数值可视应用而变更、或是视应用而编程存储其中的数值。再者，作为除错触发事件的事件154也可依据实际应用而变更，以使上述的除错逻辑得以进入除错模式以进行除错的工作，但实际应用不限于此。微处理器100也包括特征致能熔丝132，用以指出除错器(即除错微处理器100和/或系统固件的用户)是否已经致能重置微码108以配置与致能追踪程序的特征。特征致能熔丝132的值被提供至执行单元116使得重置微码108可以读取该值。特征致能熔丝132的熔断值指示重置微码108以配置与致能追踪程序特征，而特征致能熔丝132的非熔断值则指示重置微码108以禁止配置与致能追踪程序特征。特征致能熔丝132可通过在熔丝熔断电压输入端194施加高电压而被熔断。在一实施例中，微处理器100包括可寻址的熔丝，且熔丝熔断电压输入端194也包括地址信号，其中可通过地址信号以指出哪些特征致能熔丝132为可被熔断的熔丝。在一实施例中，可以特征致能熔丝132为内核设置一初始化存储元件，作为存储除错配置初始化值的场所，例如当致能熔丝132的非熔断值(亦即初使标准模式值)则指示重置微码108以禁止配置与致能追踪程序特征，但实际应用可不限于此。微处理器100也包括多个微码修补熔丝128，微码修补熔丝128可通过微码修补(microcodepatches)被选择性地熔断,微码修补被写入至微码修补硬件144以修补重置微码108与追踪程序微码142。进一步而言，在重置微码108与追踪程序微码142中的初始追踪程序配置值可通过微码修补熔丝128被修补。微码修补熔丝128的值被提供至执行单元116，使得重置微码108可读取该值且将这些值写入微码修补硬件144。微码修补熔丝128可通过熔丝熔断电压输入端194被熔断。在一实施例中，微处理器100还包括一扫描寄存器134,扫描寄存器134配置在执行单元116与特征致能熔丝132与微码修补熔丝128之间。在执行单元116执行到要求这些值的指令时，扫描寄存器134接收特征致能熔丝132与微码修补熔丝128的值，并将接收到的值提供至执行单元116。然而，如果除错器在微处理器100重置之前通过JTAG输入端196将这些值扫描入扫描寄存器134之中，扫描寄存器134会提供特征致能熔丝132和/或微码修补熔丝128的值至执行单元116。在此方式中，在读取与执行用户应用程序指令之前，除错器不需熔断特征致能熔丝132即可致能此特征，以使得重置微码108配置与致能追踪程序。同样地，在此方式中，除错器不需熔断微码修补熔丝128，即可通过修补在重置微码108与追踪程序微码142中的初始追踪程序配置值，以修正初始追踪程序配置值。通过JTAG输入端196将这些值扫描至扫描寄存器134而非熔断熔丝128与132的好处为这些值可连续性地被改变。即使当微处理器100重置时，扫描至扫描寄存器134的值会保持着，然而当关闭微处理器100时，扫描至扫描寄存器134的值将会遗失。在一实施例中，在微处理器100开启后与重置输入端被释放之前(即重置微码108开始运作之前)，除错器将这些值扫描至扫描寄存器134。除错器可利用除错器转接器(如JTAG卡)扫描这些值并通过JTAG输入端196改变熔丝128/132的值。基本上，JTAG卡(通过耦接一USB端口)安装在一计算机中，该计算机为在包括微处理器100和/或系统固件将被除错的另一计算机的外部，而JTAG卡则包括JTAG接口，用以耦接正在被除错的微处理器100的JTAG输入端。除错器通过熔丝熔断电压输入端194或JTAG输入端196将特征致能熔丝132设定为一第一预设值以致能该特征，并将特征致能熔丝132设定为一第二预设值以去能该特征。图2所示是配置图I的微处理器100以除错微处理器100和/或系统固件的方法的流程图。流程图起始在步骤202。在步骤202中，除错器通过通过熔丝熔断电压输入端194熔断特征致能熔丝132、或通过JTAG输入端196将特征致能值扫描至扫描寄存器134以致能除错特征。接着，流程图进行至步骤204。在步骤204中，除错器通过修补重置微码108/追踪程序微码142以覆盖重置微码108/追踪程序微码142中的初始追踪程序配置值，上述步骤可通过通过熔丝熔断电压输入端194熔断微码修补熔丝128、或通过JTAG输入端196将修补值扫描至扫描寄存器134达成。在一实施例中，初始追踪程序配置值使得追踪程序于指令转译器104在下列情形产生检查点(checkpoint):执行指令(如RDMSR、WRMSR、CPUID、IN、OUT或RDTSC)时；一外部中断(包括一系统管理中断SMI);—异常发生；或一TR7事件。TR7事件可通过程序给定一数值，以指出在检查点之前所预定的引退指令数量。TR7事件中的检查点包括在每次引退一预设数目的指令后，将处理器状态信息的完全倾倒(fulldump)或记录。在其他追踪程序事件时，检查点包括较小的记录，主要包括有关于执行特定指令或事件的暂存值。接着，流程图进行至步骤204。因为标准功能和/或效能会被追踪程序特征的致能所影响，除了在除错环境中，除错微码不适合致能追踪程序。换句话说，因为标准功能和/或效能可能会被影响，微处理器100的制造者在配置微处理器100给一般用户时并不会在重置时致能追踪程序。图3所示是图I的微处理器100的运作的流程图。流程图起始在步骤302。在步骤302中，微处理器100进行重置。在一实施例中，微处理器100的重置通过在重置输入端192上由一第一预设值转换至一第二预设值所触发。在一实施例中，微处理器100的重置可通过接收到一讯息所触发，例如微处理器100接收到经由包含微处理器100的系统的一芯片组传送的总线协议INIT讯息。在另一实施例中，微处理器100包括辅助处理器或服务处理器如上述美国专利申请书中所述，而服务处理器会重置图I中的微处理器100。接着，流程图进行至步骤304。在步骤304中，响应在步骤302中的微处理器100的重置，微处理器100开始读取与执行图I中的重置微码108。进一步而言，微序列器106开始读取与执行重置微码108。接着，流程图进行至步骤305。在步骤305中，重置微码108从扫描寄存器134读取特征致能熔丝132与微码修补熔丝128的值。此外，重置微码108将从扫描寄存器134读取到的微码修补写入微码修补硬件144。如上所述，微码修补可在重置微码108/追踪程序微码142中包括对初始追踪程序配置值的修正。接着，流程图进行至步骤306。在步骤306中，重置微码108根据步骤305中所读取到的特征致能熔丝132的值，用以判定该特征是否被致能。在一实施例中，微处理器100对于每一类型微处理器100的重置包括不同的特征致能熔丝。举例而言，一第一特征致能熔丝可用以指出重置微码108是否应配置与致能追踪程序以响应一外部输入端的重置192，一第二特征致能熔丝可用以指出重置微码108是否应配置与致能追踪程序以响应一INIT讯息重置，以及一第三特征致能熔丝可用以指出重置微码108是否应配置与致能追踪程序以响应服务处理器对微处理器100的重置。如果特征被致能时，流程图则进行至步骤308;否则，流程图则进行至步骤312。在步骤308中，重置微码载入预设值至追踪程序配置寄存器(138)且致能追踪程序。这些预设值包含在重置微码108之中，即微码存储器107在制造即具有此与设值。然而，包含在重置微码108中的预设值可通过熔断图I中的微码修补熔丝128被改变。接着，流程图进行至步骤312。在步骤312中，重置微码108继续微处理器100的标准初始化，例如执行诊断功能(如测试快取存储器阵列)以及配置微处理器100的其他部分。接着，流程图进行至步骤314。在步骤314中，重置微码108完成微处理器100的初始化且通过读取与执行在结构重置向量地址(architecturalresetvectoraddress)的指令以转交控制权给用户软件，其中系统固件位于结构重置向量地址中。接着，流程图进行至步骤316。在步骤316中，在重置微码108用以配置追踪程序配置寄存器(138)的触发事件发生时，微处理器100执行追踪程序微码142。本发明虽以优选实施例公开如上，然其并非用以限定本发明的范围，本领域技术人员在不脱离本发明的精神和范围内，当可做些许的更动与润饰。举例来说，除了以硬件(例如耦接至或在一中央处理单元内、微处理器、微控制器、数字信号处理器、处理器内核、系统芯片或任何其它装置)来实现外，也可用软件(例如计算机可读码、程序代码、或任何形式的指令，例如原始语言、目标语言或机械语言)来实现，例如，在一计算机可用(例如可读取)介质内存储该软件。举例来说，此种软件可以使功能执行、制造、制造模型、模拟、叙述或测试这里所提及的装置及方法，例如，可用通常的程序语言(例如C或C++)、硬件描述语言(例如VerilogHDL.VHDL)或其它程序来完成；此种软件可被安装于任何计算机可用介质，例如半导体、磁盘或光盘(例如⑶-ROM、DVD-ROM等)。本发明的实施例包括提供一微处理器的方法，此通过提供描述有微处理器的设计的软件，并将该软件以计算机数据信号的方式通过通信网络(包括互联网及局域网)传送出去。本发明的装置与方法也可被用于一半导体知识产权内核(semiconductorintellectualpropertycore),例如一个微处理器内核(以HDL实现)，之后再以集成电路的方式转换成硬件，另外，本发明的装置与方法也可由硬件及软件来组合实现。因此，本发明不该被局限于所公开的实施例，本发明的保护范围当视后附的申请专利范围所指定者为准。本发明被实现于一微处理器装置中，且该微处理器装置被应用于一般的计算机。权利要求1.一种微处理器，包括一除错逻辑；多个可编程除错配置存储元件，上述可编程除错配置存储元件的值用以配置上述除错逻辑；一标志，在上述微处理器重置之前为可变的；以及一重置微码，用以于上述微处理器被重置时以及在用户应用程序指令被读取与执行之前被上述微处理器执行，上述重置微码用以判定上述标志是否具有一第一预设值或一第二预设值；当上述标志具有上述第一预设值时，将多个数值写入上述可编程除错配置存储元件，用以配置上述除错逻辑；以及当上述标志具有上述第二预设值时，禁止将上述数值写入上述可编程除错配置存储元件；其中在上述读取与执行上述用户应用程序指令前，上述微处理器于重置时根据上述标志的上述数值被配置，用以设定与致能上述除错逻辑。2.如权利要求I所述的微处理器，其中上述重置微码用以将存储在上述重置微码中的多个预设值写入上述可编程除错配置存储元件。3.如权利要求I所述的微处理器，还包括多个初始化存储元件用以存储多个除错配置初始值，其中当上述标志具有上述第一预设值时，上述重置微码用以将上述除错配置初始值写入上述可编程除错配置存储元件。4.如权利要求3所述的微处理器，其中上述初始化存储元件包括多个可变的微码修补熔丝，用以通过上述微处理器的一高电压输入端熔断上述微码修补熔丝加以改变。5.如权利要求3所述的微处理器，还包括一除错端口，其中上述初始化存储元件包括多个扫描寄存器，上述扫描寄存器具有可通过上述微处理器的上述除错端口设定的数值，当上述微处理器重置且上述微处理器没有关掉电源时，上述扫描寄存器的上述数值可保持着。6.如权利要求I所述的微处理器，其中上述标志包括一可变熔丝，用以通过上述微处理器的一高电压输入端熔断上述微码修补熔丝加以改变。7.如权利要求I所述的微处理器，还包括一除错端口，其中上述标志包括一扫描寄存器，上述扫描寄存器具有可通过上述微处理器的上述除错端口设定的数值，其中当上述微处理器重置且上述微处理器没有关掉电源时，上述扫描寄存器的数值可保持着。8.如权利要求I所述的微处理器，其中上述可编程除错配置存储元件包括上述微处理器的多个特别模块寄存器，上述特别模块寄存器通过一x86指令集结构的一WRMSR指令进行配置。9.如权利要求I所述的微处理器，其中上述除错逻辑用以根据上述可编程除错配置存储元件的上述数值与一除错触发事件的检测以启动一除错微码。10.如权利要求9所述的微处理器，其中上述除错微码用以在一除错模式时，配置上述微处理器以产生一处理器状态记录信息。11.一种于微处理器中配置除错逻辑的方法，包括执行一重置微码以响应上述微处理器的重置；上述重置微码判定一标志是否具有一第一预设值或一第二预设值，其中上述标志用以指出上述重置微码是否被致能以配置上述除错逻辑；当上述标志具有上述第一预设值时，上述重置微码将数值写入一可编程除错配置存储元件，用以配置上述除错逻辑；以及当上述标志具有上述第二预设值时，禁止将上述数值写入上述可编程除错配置存储元件。12.如权利要求11所述的于微处理器中配置除错逻辑的方法，其中将上述数值写入上述可编程除错配置存储元件的步骤，包括将存储在上述重置微码中的预设值写入上述可编程除错配置存储元件。13.如权利要求11所述的于微处理器中配置除错逻辑的方法，其中将上述数值写入上述可编程除错配置存储元件的步骤，包括将存储在初始化存储元件中的除错配置初始化值写入上述可编程除错配置存储元件。14.如权利要求13所述的于微处理器中配置除错逻辑的方法，其中上述初始化存储元件包括可变的微码修补熔丝，用以通过上述微处理器的一高电压输入端熔断上述微码修补熔丝加以改变，还包括施加多个高电压至上述微码修补熔丝的一或多个以修补上述重置微码。15.如权利要求13所述的于微处理器中配置除错逻辑的方法，其中上述初始化存储元件包括易失性存储器扫描寄存器，上述易失性存储器扫描寄存器具有可通过上述微处理器的一除错端口设定的数值，其中当上述微处理器重置且上述微处理器没有关掉电源时，上述扫描寄存器的上述数值可保持着，上述方法还包括连接一除错器至上述微处理器的上述除错端口；使用上述除错器设定上述扫描寄存器的上述数值；以及在上述微处理器未关掉电源时重置上述微处理器。16.如权利要求11所述的于微处理器中配置除错逻辑的方法，其中上述标志包括一可变熔丝用以通过上述微处理器的一高电压输入端熔断上述微码修补熔丝加以改变。17.如权利要求11所述的于微处理器中配置除错逻辑的方法，其中上述标志包括一易失性存储器扫描寄存器，上述易失性存储器扫描寄存器具有可通过上述微处理器的一除错端口设定的数值，其中当上述微处理器重置且上述微处理器没有关掉电源时，上述扫描寄存器的数值可保持着，上述方法还包括连接一除错器至上述微处理器的上述除错端口；使用上述除错器设定上述扫描寄存器的上述数值；以及在上述微处理器未关掉电源时重置上述微处理器。18.一种于微处理器中配置除错逻辑的方法，上述微处理器包括一重置逻辑标志用以指出一初始标准模式值或一除错模式值，上述方法包括连接一除错器至上述微处理器的一除错端口；根据设定至上述初始标准模式值的上述重置逻辑标志运作上述微处理器；使用上述除错器设定上述重置逻辑标志至上述除错模式值；重置上述微处理器；执行一重置微码以响应上述微处理器的重置；上述重置微码判定上述重置逻辑标志是否具有上述初始标准模式值或上述除错模式值；当上述重置逻辑标志具有上述初始标准模式值时，上述重置微码将多个数值写入一可编程除错配置存储元件，用以配置上述除错逻辑；以及当上述重置逻辑标志具有上述除错模式值时，禁止将上述数值写入上述可编程除错配直存储兀件。19.如权利要求18所述的于微处理器中配置除错逻辑的方法，其中上述微处理器还包括多个初始化存储元件，上述方法还包括在重置上述微处理器之前，使用上述除错器将新的除错配置值写入上述初始化存储元件中；其中上述重置微码将上述数值写入上述可编程除错配置存储元件的步骤，包括将存储在上述初始化存储元件中的上述数值写入上述可编程除错配置存储元件中。20.如权利要求18所述的于微处理器中配置除错逻辑的方法，其中上述微处理器还包括可变的微码修补熔丝，用以通过上述微处理器的一高电压输入端熔断上述微码修补熔丝加以改变，上述方法还包括施加高电压至上述微码修补熔丝的一或多个，用以修补上述重置微码；其中上述重置微码将上述数值写入上述可编程除错配置存储元件的步骤，包括将存储在上述可变的微码修补熔丝中的上述数值写入上述可编程除错配置存储元件中。21.如权利要求18所述的于微处理器中配置除错逻辑的方法，其中上述微处理器还包括易失性存储器扫描寄存器，上述易失性存储器扫描寄存器具有可通过上述微处理器的一除错端口设定的数值，其中当上述微处理器重置且上述微处理器没有关掉电源时，上述扫描寄存器的数值可保持着，上述方法还包括在重置上述微处理器之前，使用上述除错器设定上述扫描寄存器的数值；在上述微处理器未关掉电源时，完成重置上述微处理器；以及上述重置微码将上述数值写入上述可编程除错配置存储元件的步骤，包括写入上述扫描寄存器的数值至上述可编程除错配置存储元件。22.如权利要求18所述的于微处理器中配置除错逻辑的方法，其中上述重置逻辑标志包括一可变熔丝，用以通过上述微处理器的一高电压输入端熔断上述微码修补熔丝加以改变，上述方法还包括通过上述微处理器的上述高电压熔断上述熔丝，用以设定上述重置逻辑标志至上述除错模式值。23.如权利要求18所述的于微处理器中配置除错逻辑的方法，其中上述重置逻辑标志包括一易失性存储器扫描寄存器，上述易失性存储器扫描寄存器具有可通过上述微处理器的一除错端口设定的数值，其中当上述微处理器重置且上述微处理器没有关掉电源时，上述扫描寄存器的数值可保持着，上述方法还包括在重置上述微处理器之前，使用上述除错器设定上述扫描寄存器的数值为上述除错模式值；以及在上述微处理器未关掉电源时，完成重置上述微处理器。全文摘要微处理器与于微处理器中配置除错逻辑的方法，该方法包括执行一重置微码以响应上述微处理器的重置；重置微码判定一标志是否具有一第一预设值或一第二预设值，其中标志用以指出重置微码是否被致能以配置除错逻辑；当标志具有第一预设值时，重置微码将多个数值写入一可编程除错配置存储元件，用以配置除错逻辑；以及当标志具有第二预设值时，禁止将数值写入可编程除错配置存储元件。文档编号G06F11/00GK102609320SQ20121001522公开日2012年7月25日申请日期2012年1月18日优先权日2011年1月18日发明者G.葛兰.亨利,杰森.陈申请人:威盛电子股份有限公司