一种存储系统的控制器硬件架构的制作方法

文档序号:6364287阅读:401来源:国知局
专利名称:一种存储系统的控制器硬件架构的制作方法
技术领域
本发明涉及计算机存储技术,特别是存储系统的控制器。
背景技术
存储系统是一种将多个磁盘驱动器组织在一起,以提供较高的数据读写、传输性能和存储安全特性的计算机设备。是指计算机中由存放程序和数据的各种存储设备、控制器及管理信息调度的设备(硬件)和算法(软件)所组成的系统。其控制器主要有三个功能: 管理和控制磁盘集合(阵列)、高速I / O操作与处理、为数据提供冗余计算即RAID管理。 存储控制器硬件功能模块上端接口为光纤通道与以太网接口。下端接口为磁盘接口多为 FC(光纤),SATA,SAS。数据由上端接口进入控制器,经过I / O缓存,RAID控制及管理, 由下端磁盘接口写入磁盘。目前的技术限制
目前存储控制器多基于X86体系结构,其硬件结构示意如图I。内存为系统唯一缓存, 操作系统、应用程序都依赖于内存。所有外部接口(如FC,ETH, SATA, SAS)的读写数据都依赖于内存作为数据缓存。CPU在执行程序时访问内存多为64或128字节的数据读写。而外部接口访问数据缓存多为512至4096字节的大数据块访问。CPU的数据缓存与外部高速接口的数据缓存共用同一内存,势必增加内存访问的复杂性,影响内存访问效率,并且内存很容易成为整个系统的性能瓶颈。而存储控制器主要功能是数据传输与数据处理,随着当前高速I/O广泛应用于存储系统,高速的数据传输与处理要求存储控制器要大的数据缓存,高的数据计算处理能力。X86架构仅依靠提高CPU频率已经无法满足存储系统数据传输与处理需求。

发明内容
本发明目的针对背景技术所述的现有技术的不足,实现一种新型的存储系统的硬件架构,以期提高存储控制器数据传输与处理性能,同时减轻CPU的计算负担。为达上述目的,本发明设计的存储系统硬件构架
本发明是一种片上系统,由管理通道,数据通道和监控通道构成,监控通道连接在管理通道和数据通道;所述管理通道由CPU、内存控制器、管理通道专用总线、串口、管理网口及一些低速外设(如GPIO, LED, I2C等)组成;所述数据通道由外部高速I/O接口,数据通道总线,RAID计算加速,数据通道缓存组成;所述监控通道由监控通道总线、数据通道各部分状态与控制寄存器和中断控制器组成。优选方案管理通道的内存控制器突发长度设置为4,每次读或写后主动做bank 切换和管理。管理通道专用总线,数据位宽为128比特,读写突发长度最大为4。优选方案二 数据通道的数据通道总线的数据位宽为128比特以上,突发长度16 以上。本发明的有益效果从硬件架构上将存储控制器的管理与数据传输分开,优先满足数据传输性能,用以提高存储控制器的I/O传输与处理能力。


图1,现有的x86体系硬件架构示意图2,本发明的存储系统控制器的实施例结构示意图3,控制通道结构示意图4,数据通道结构示意图5,监控通道结构示意图。
具体实施例方式以常用的存储设备之一,虚拟磁带库(VTL)为例,说明本发明应用。虚拟磁带库硬件是一套基于磁盘阵列的存储系统,软件上应用虚拟化技术将其虚拟成一套磁带库存储系统。本发明提供一种存储控制器硬件架构,将存储控制器的集成到单颗芯片上,即所述的片上系统架构,降低硬件电路板的复杂度的同时提供更高的性能和更可靠的体统。如图2虚拟磁带库的片上系统的整体结构示意图。整个系统分为三个通道管理通道,数据通道和监控通道。管理通道以CPU为核心,主要用于运行操作系统,磁带库虚拟化应用程序,数据通道后台管理程序。软件程序存储于管理通道的内存。管理通道如图3由CPU,内存,管理通道专用总线,串口,管理网口及一些低速外设(如GPI0,LED,I2C等)组成。主要完成储控制器的后台任务监测,前台界面响应,及异常处理等功能。CPU在运行操作系统及应用程序时,多以64字节或128字节的数据块访问内存,并且多为离散访问。所以管理通道的特点,访问内存数据块小,离散访问多,突发数据量大。为保证管理通道运行效率,管理通道为管理通道专用总线,针对管理通道特点,总线地址32位宽,数据位宽128位,频率200MHz,读写通道独立,支持突发(burst)读写,突发读深度8。内存控制器突发深度4,每次读写后主动执行预充电(pre-charge),更换块 (active bank)。数据通道如图4,用于I/O数据传输与处理,是存储控制器的核心通道。它要保证高数据带宽,高效率的实时传输,和快速的数据处理与计算。由前端高速I/o接口、后端高速i/o接口、数据通道总线、RAID计算加速,数据通道缓存组成。存储系统的外部I/O接口是高速串行接口(如FC,SATA, SAS),数据传输带宽在800MB/S以上。存储系统控制器的主要功能完成数据对存储介质的写入或读出,即要保证高速,高效的数据传输,又要保证数据的安全性。所以数据通道是存储控制器的核心。数据通道数据流程
数据由前端高速I/O接口进入前端接口,经过协议解析,数据存入数据缓存,并触发中断通知管理通道,管理通道启动数据处理模块。数据处理模块开始做相应数据处理,处理结束触发中断通知管理通道,管理通道启动后端I/o将数据写入磁盘。整个过程大块的数据仅缓存于数据通道,所有数据解析与处理由硬件逻辑完成,数据传输由各部分的DMA负责。 管理通道处理简单的监控与控制功能。
因为数据通道数据访问特点,数据块大,多以4096字节或更大数据块传输。为保证高速传输,设计总线地址64位宽,数据128位宽,读写通道独立,支持突发(burst)读写, 突发读深度16-32。内存控制器,突发访问深度8,多块(bank)同时激活。相应的,作为数据缓存的内存访问多为大块数据顺序读写,可以达到内存访问效率的90%以上。监控通道是管理通道探测和管理数据通道的唯一接口。如图5它由监控通道总线,数据通道各部分状态与控制寄存器,中断控制器组成。监控通道是管理通道与数据通道交互通道。管理通道可以通过监控通道完成对数据通道的控制和监测。监控通道总线是轻量级总线,总线读写方式简单,读写延时小。可以保障管理通道快速响应数据通道。本发明的存储系统控制器的主要功能是数据传输与处理,而将系统管理与数据传输分开,可以根据不同功能需求,分别优化,优先满足数据传输与处理的硬件资源需求,更适合存储系统控制器。
权利要求
1.一种存储系统的控制器硬件架构,是一种片上系统,由管理通道,数据通道和监控通道构成,监控通道连接在管理通道和数据通道;所述管理通道由CPU、内存控制器、管理通道专用总线、串口、管理网口及一些低速外设(如GPIO,LED, I2C等)组成;所述数据通道由外部高速I/O接口,数据通道总线,RAID计算加速,数据通道缓存组成;所述监控通道由监控通道总线、数据通道各部分状态与控制寄存器和中断控制器组成。
2.根据权利要求I所述的一种存储系统的控制器硬件架构,其特征在于所述的管理通道的内存控制器突发长度设置为4,每次读或写后主动做bank切换和管理,管理通道专用总线,数据位宽为128比特,读写突发长度最大为4。
3.根据权利要求I所述的一种存储系统的控制器硬件架构,其特征在于所述的数据通道的数据通道总线的总线地址64位宽,数据128位宽,读写通道独立,支持突发(burst) 读写,突发读深度16-32 ;内存控制器的突发访问深度8,多块(bank)同时激活。
全文摘要
本发明公开了一种存储系统的控制器架构,涉及计算机存储技术,它是一种片上系统,由管理通道,数据通道和监控通道构成,监控通道连接在管理通道和数据通道;所述管理通道由CPU、内存控制器、管理通道专用总线、串口、管理网口及一些低速外设(如GPIO,LED,I2C等)组成;所述数据通道由外部高速I/O接口,数据通道总线,RAID计算加速,数据通道缓存组成;所述监控通道由监控通道总线、数据通道各部分状态与控制寄存器和中断控制器组成。本发明将存储控制器的管理与数据传输分开,优先满足数据传输性能,可以提高存储控制器的I/O传输与处理能力。
文档编号G06F13/16GK102609379SQ201210025760
公开日2012年7月25日 申请日期2012年2月7日 优先权日2012年2月7日
发明者宋君, 张庆敏, 张衡, 胡刚 申请人:无锡众志和达存储技术有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1