专利名称：一种用于数字电路设计的固定极性转换方法
技术领域：
本发明涉及数字电路设计技术领域，尤其是涉及一种用于数字电路设计的固定极性转换方法，本方法主要针对包含无关项的RM逻辑函数。
背景技术：
数字电路一般用AND/0R/N0T (与/或/非)组成完备集的Boolean (布尔)逻辑实现。然而，部分电路，如算术电路、通信电路和奇偶校验电路，用RM (Reed-Mul Ier，里德穆勒)逻辑实现时，具有面积、功耗和速度等方面的显著优势。此外，用RM逻辑实现的数字电路还表现出更好的可测试性。RM逻辑主要由XN0R/0R (同或/或)或者X0R/AND (异或/与)运算组成，FPRM (固定极性里德穆勒)展开式是一种重要的RM逻辑展开式。FPRM展开式可通过极性转换从Boolean逻辑SOP (Sum-of-Products)展开式得至丨J，如文献 I (P. Wang, X. Chen. Tabular techniques for OR-Coincidence logic[J].Journal of electronics (China). 2006, 23 (2) : 269-273)(汪鹏君，陈偕雄.基于或-符合逻辑的快速列表技术「.Tl.电子学报(中国).2006,23(2) :269-273)中提出的快速列表转换方法和文献 2 (B. A. Al Jassani, N. Urquhart, A. E. A. Almaini. Manipulationand optimisation techniques for Boolean logic[J]. IET Computers and DigitalTechniques. 2010，4 (3) : 227-239) (B. A. Al Tassani, N. Urquhart, A. E. A. Almaini.布尔逻辑的处理与优化技术[J].英国工程技术学会计算机与数字技术.2010, 4(3) :227-239)中提出的一种SOP展开式和FPRM展开式相互转换的方法。但上述两种极性转换方法都没有考虑SOP展开式中可能存在的无关项。无关项是Boolean逻辑函数SOP展开式中一种特殊的最小项，无论是否将其写入展开式，都不影响逻辑函数的功能，然而适当地选择部分无关项写入Boolean逻辑函数SOP展开式，可使对应的FPRM展开式更加简化，从而简化数字电路，使其功耗、延时等得到优化。因此，在数字电路设计中，对包含无关项的逻辑函数SOP展开式和FPRM展开式极性转换的研究具有现实意义。
发明内容
本发明所要解决的技术问题是提供一种用于数字电路设计的固定极性转换方法，该方法可以将包含无关项的Boolean逻辑SOP展开式转换为简化的FPRM展开式，从而获得面积较小，功耗较低，速度较快的RM逻辑电路。本发明解决上述技术问题所采用的技术方案为一种用于数字电路设计的固定极性转换方法，首先读入包含无关项的布尔逻辑函数的SOP展开式；然后利用快速列表技术分别建立最小项索引表和无关项索引表；最后搜索最优无关项取舍，选择合适的无关项写A FPRM函数式，得到与项最少的FPRM展开式；具体过程如下①读入布尔电路，将布尔电路用包含无关项的布尔逻辑函数的SOP展开
I31-IIn-I
式表示为=+YAmi ,其中E为或运算符，n为
权利要求
1.一种用于数字电路设计的固定极性转换方法，其特征在于首先读入包含无关项的布尔逻辑函数的SOP展开式；然后利用快速列表技术分别建立最小项索引表和无关项索引表；最后搜索最优无关项取舍，选择合适的无关项写入FPRM函数式，得到与项最少的FPRM 展开式；具体过程如下①读入布尔电路，将布尔电路用包含无关项的布尔逻辑函数的SOP展开式2U -I2h -I表示为/(IiJV2，…，\，...士)= ΣαΜ，其中Σ为或运算符，η为/=0 1=0函数 f (χη-ι, Χη-2. · · ·，χ。，· · ·，X。)的输入变量数，(Xlri, Χη-2. · · ·，X。，· · ·，X。)为函数f (xn_!, xn_2,. . . , Xc, · · ·，X0)的η个输入变量，IIii代表最小项，IIii用符号表示为 U.2…之…七，i为最小项序数，且O彡i彡2n-l，i用二进制形式表示为I1 in_2. · · ic. · · i。，c为正整数且O彡c ( n-1,4与i。有如下关系:当ic=0时，毛= ，当ic=l时， Bi为最小项系数且ai e {O, 1}，当ai=0时表示Hii不在SOP展开式中出现，当ai=l时表示Hii在SOP展开式中出现,(Ii为无关项系数且(Ii e {O, 1},当(Ii=O时表示Hii不属于无关项，当Cli=I时表示Hii属于无关项；布尔逻辑函数的SOP展开式中包含k个无关项，分别记为 dk-i、^、···、+ ···、^用W代表无关项取舍,表不各无关项是否写入逻辑函数的SOP展开式， W用k位的二进制形式表示为Wlrf wky Wj…Wci,其中，Wj=O表示所对应的无关项dj不写入 SOP展开式，Wj=I表示所对应的无关项Clj写入SOP展开式；将包含无关项的布尔逻辑函数的SOP展开式转换为FPRM函数式，FPRM函数式表示为尸(Xml2,.. τ ，χη)=其i-0中P为变量极性，P用二进制数表示为Pm Pn-2. . . P。. . . Po，代表η个变量在FPRM展开式中的出现方式； ZSXOR运算；L SFPRM展开式中的与项，匕e {0，1}，当I^i=O时表示Jii 不写入FPRM展开式，当bi=l时表示JI i写入FPRM展开式；②采用快速列表技术将SOP展开式中所有的最小项转换为其相应的与项，并将所有的最小项所产生的与项保存到最小项索引表中，得到最小项索引表；③采用快速列表技术将SOP展开式中所有的无关项转换为其相应的与项，并将所有的无关项所产生的与项保存到无关项索引表中，得到无关项索引表；④结合无关项索引表与最小项索引表搜索最优无关项取舍，选择合适的无关项写入 FPRM函数式，得到与项最少的FPRM展开式。
2.根据权利要求I所述的一种用于数字电路设计的固定极性转换方法，其特征在于建立得到最小项索引表的具体过程为②-I将SOP展开式中所有的最小项用二进制形式表示；②-2将所要求的极性转换为二进制形式，并与所有的最小项进行异或操作，得到新的最小项；②-3初始化最小项索引表，赋值为0，长度为2n，其中η为变量数；②-4针对步骤②-2中得到的每个新的最小项，统计O位的个数，记为t，以O位为无关位，产生2t个相关与项，并更新最小项索引表中与项的项数；②-5重复步骤②_4，直到所有的新的最小项转换完毕。
3.根据权利要求I或2所述的一种用于数字电路设计的固定极性转换方法，其特征在于建立得到无关项索引表的具体过程为③-I将SOP展开式中所有的无关项用二进制形式表示；③-2将所要求的极性转换为二进制形式，并与所有的无关项进行异或操作，得到新的无关项；③-3初始化无关项索引表，赋值为0，长度为2n，其中η为变量数；③_4针对步骤③-2得到的每个新的无关项，统计O位的个数，记为t，以O位为无关位，产生2t个相关与项，并更新无关项索引表中与该无关项相对应的位；③_5重复步骤③_4，直到所有的新的无关项转换完毕。
4.根据权利要求3所述的一种用于数字电路设计的固定极性转换方法，其特征在于搜索最优无关项取舍，得到与项最少的FPRM展开式的具体过程为④-I将无关项索引表的值用二进制形式表示；④_2将无关项取舍W用二进制形式表示，Kff < 2k-l ；④_3建立一个空的FPRM与项系数索引表；④-4将无关项索引表的值和无关项取舍W进行按位与操作，计算其结果中I的个数， 并与最小项索引表的值相加，两者之和存于FPRM与项系数索引表；④-5FPRM与项系数索引表中项数为奇数的项即为FPRM函数式中的bi=l时的与项Jii, 统计得其数量记为products ；④-6将步骤④-5中得到的Ji i代入FPRM函数式.··,=；=θ中，得到无关项取舍为W时的FPRM展开式；④-7将W的值加I ;④_8重复步骤④_2 ④-7，与项数量products最小的FPRM展开式，即为最终要求的 FPRM展开式。全文摘要
本发明公开了一种用于数字电路设计的固定极性转换方法，首先读入包含无关项的布尔逻辑函数的SOP展开式；然后利用快速列表技术分别建立最小项索引表和无关项索引表；最后搜索最优无关项取舍，选择合适的无关项写入FPRM函数式，得到与项最少的FPRM展开式；优点是实现了数字电路设计过程中包含无关项的Boolean逻辑函数的SOP展开式到RM展开式的固定极性的转换，通过对10个MCNC Benchmark电路进行测试，结果表明与不考虑无关项的固定极性转换方法相比，本发明能有效简化FPRM展开式，获得面积较小，功耗较低，速度较快的RM逻辑电路。
文档编号G06F17/50GK102982205SQ201210478750
公开日2013年3月20日 申请日期2012年11月21日 优先权日2012年11月21日
发明者汪鹏君, 汪迪生, 蒋志迪, 孙飞 申请人:宁波大学