专利名称：即时无缝备援系统的制作方法
技术领域：
本实用新型是关于一种备援系统。更详细地说，是关于一种包含两个以上的主机并随机选择一个主机为正常运作状态的即时无缝备援系统。
背景技术：
任何系统运作时，都会存在硬件失效的风险，当硬件失效时，原本正在系统内运作的指令与操作，将会无法顺利运作，而影响系统功效。因此，为降低硬件失效风险，一般作法是利用并联备援硬件的架构，从而在硬件失效时，使备援硬件继续执行操作。常见的备援系统架构，包含多个主机，通常状态下，所有主机同时运作所有的指令与操作。在各主机间，具有一个判断机制，当这些主机产生的运作结果相异时，该判断机制判断哪一个为正确结果，然后赋予产生正确结果的主机继续保有执行运作的控制权。即发生错误的主机将被判断为失效，且其控制权将被停止。此外上述备援系统，不外乎是硬件容错系统搭配上软件容错系统，且该判断机制要用来连接所有的主机，通常会十分复杂，才能构成一个极佳的容错系统。此类备援系统通常被应用在需要极高的安全性以及机密性的领域，例如卫星，导弹发射系统，潜艇，飞机，航天飞机等等，其成本相当昂贵，而无法被应用于一般的生产设备或控制仪器上。另一种常见的备援系统，包含两个主机，且两个主机运行相同的所有指令与操作，为便于说明，将其中一个主机命名为主要主机，另外一个主机命名为备援主机。通常状态下，主要主机与备援主机同时运作所有的指令与操作。在主要主机与备援主机之间，具有一个判断机制，例如两个主机都连接到一个判断模块，与上述备援系统的运作方式的不同之处，在于该判断机制使主要主机具有优先控制权；当主要主机发生错误时，该判断机制赋予备援主机优先控制权。即具有优先控制权的主机失效时，判断机制将优先控制权转移到另一主机。上述备援系统至少需要两个主机同时运行，故常见的备援系统至少需要消耗两个主机的硬件资源。且当移除其中一个主机时，备援系统将无法工作，连带使得另一主机也无法工作。因此无法任意增减备援系统中的硬件。这是由于常见的判断机制以及容错系统是针对整个系统来设计，所以具有不可分割性。由上述描述可知，现今依然缺少一个可以任意增减硬件，且仍然能保持系统运作的备援系统，来提供给一般生产设备或控制仪器。因此，如何提供具有上述优点的备援系统仍为目前业界亟待克服的技术问题。
发明内容本实用新型的目的是提供一种即时无缝备援系统，包含两个以上的主机并随机选择一个主机为正常运作状态。该即时无缝备援系统中的其他主机为待命状态，且该正常运作的主机可通过汇流排控制其他主机以及与其他主机连接的周边硬件。一种即时无缝备援系统，其特征在于，包含二个以上的主机，所述主机通过至少一个汇流排互相连接；每个主机包含一个系统错误逻辑模块，连接至其他主机的系统错误逻辑模块，用以该备援系统启动后随机选择一个主机为正常运作状态，判断该主机的工作状态并根据判断结果决定是否转移该主机的控制权；一个记忆体，用来储存该主机的运作资料；以及一个控制模块，用来控制该主机的运作；其中，所述处于正常运作状态的主机通过所述汇流排控制其他主机以及与其他主机连接的周边硬件。所述系统错误逻辑模块具有至少一个错误逻辑来源，用以判断所述主机的工作状态。所述错误逻辑来源包含主机内部错误来源以及主机外部错误来源。所述错误逻辑来源包含无效控制码、看守码、系统重设、软件控制信号、手动切换信号以及系统运作信号。所述不同主机的系统错误逻辑模块间以闩锁逻辑方式互相连接。所述汇流排是全局汇流排或者标准汇流排。所述主机为是一个电脑系统、一个电脑主机、一个包含多个晶片的电路板或者一个系统的晶片模块。 所述汇流排是三态汇流排。所述记忆体包含一个双埠记忆模块。所述记忆体包含一个单埠记忆模块以及一个仲裁模块，用以仲裁该单埠记忆模块的存取优先权。所述主机通过区域汇流排与周边硬件连接。所述处于正常运作状态的主机的控制模块，利用中央处理模式及/或直接内存存取模式，通过汇流排控制其他主机以及与其他主机连接的周边硬件。本实用新型具有即时无缝备援系统仅运行主机的其中一个，且能够任意增减备援系统中主机数量的优点。
此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，并不构成对本实用新型的限定。在附图中图I为即时无缝备援系统的第一实施例结构图；图2为第一实施例中两个系统错误逻辑模块的连接示意图；图3为第一实施例中记忆模块的示意图；图4为即时无缝备援系统的第二实施例结构图；图5为即时无缝备援系统的第三实施例结构图。11...第一主机12...第二主机13...汇流排[0036]14..区域汇流排[0037]15..标准汇流排[0038]111..系统错误逻辑模块[0039]112..记忆模块[0040]113..CPU[0041]114..周边界面[0042]115..周边硬件[0043]121..系统错误逻辑模块[0044]122..记忆模块[0045]123..CPU[0046]311..仲裁模块[0047]312..单埠记忆模块[0048]41..系统错误逻辑模块[0049]42..系统错误逻辑模块[0050]43..系统错误逻辑模块[0051]44..系统错误逻辑模块[0052]45..系统错误逻辑模块[0053]401..或闸[0054]51..系统错误逻辑模块[0055]52..系统错误逻辑模块[0056]53..系统错误逻辑模块[0057]54..系统错误逻辑模块[0058]55..系统错误逻辑模块
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚明白，下面结合实施方式和附图，对本实用新型做进一步详细说明。在此，本实用新型的示意性实施方式及其说明用于解释本实用新型，但并不作为对本实用新型的限定。图I显示了即时无缝备援系统的第一实施例，是包含两个可以互相沟通的主机(host)所构成的一个备援系统。当其中一个主机发生异常时，另一主机可以取代该异常主机原来的运作，以确保系统正常运作。在本实用新型中，主机是能执行指令，且能与其他主机相互沟通的电子硬件。因此，可以是一个电脑系统、一个电脑主机、一个包含多个晶片的电路板或者仅为一个系统的晶片模块。在第一个实施例中，该备援系统包含第一主机11和第二主机12,任何一个时刻,仅有其中一个主机处于运作状态，另一主机则处于待命状态。该第一主机11包含一个系统错误逻辑模块111、一个记忆体(例如记忆模块112)及一个控制模块(例如CPU 113)。而该第二主机12包含一个系统错误逻辑模块121、一个记忆体(例如记忆模块122)及一个控制模块(例如CPU 123)。本实施例显示了通过中央处理模式执行指令的主机，在其他情况下，备援系统也可以包含直接内存存取器(direct memory access, DMA)的主机,通过直接内存存取模式来执行指令。系统错误逻辑模块111与系统错误逻辑模块121通过汇流排13互相连接，汇流排13主要提供硬件间的连接。因此，该汇流排13可以是全局汇流排(global bus)或者标准汇流排(standard bus)或者其他系统定义可互相连接传递数据的汇流排。一般而言全局汇流排可为PCI、ISA、UART, parallel port格式或任何汇流排格式，而标准汇流排则可为PCI、ISA格式或其他标准汇流排格式。记忆模块112、122用来储存主机的运作资料。该记忆模块112、122可以是内部记忆体，例如RAM或者其他可以储存资料的记忆模块，也可以是外部记忆体。在本实施例中，记忆模块112是一个内部记忆体，而记忆模块122是一个外部记忆体。CPU 113,123则用来控制各自主机的运作，例如在本实施例中CPU 113通过周边界面114连接区域汇流排(local bus) 14，再与周边硬件115连结。同时，CPU 113与CPU123在运作状态时，可通过标准汇流排15控制处于待命状态的另一个主机。系统错误逻辑模块111与系统错误逻辑模块121是用来确保该备援系统启动后可随机选择第一主机11或第二主机12为正常运作状态；并判断所属主机的工作状态，同时根据判断结果决定是否转移该主机的控制权。以系统错误逻辑模块111为例，其接收多个错误逻辑来源(fail source)来判断第一主机11的工作状态。错误逻辑来源可分为主机内部错误来源(internal fail source)以及主机外部错误来源(external fail source)。图2是系统错误逻辑模块111与112的连接示意图。以系统错误逻辑模块111为例，内部错误来源包含无效控制码(invalid opcode)21、看守码(watchdog) 22、软件控制信号(software control signal) 23 与系统运作信号(system — B active — in signal) 24 而,外部错误来源包含系统重设25与手动切换信号(manual switch signal) 26。本实施例中，系统错误逻辑模块112包含与系统错误逻辑模块111相同的错误逻辑来源，故不再赘述。图2显示的连接示意图是一个闩锁逻辑(latch — up logic))的连接方式，以下举例说明系统错误逻辑模块111与112的运作。其中系统错误逻辑模块111或112是利用一个或非门(NOR gate)来实现。以系统错误逻辑模块111为例，其包含一个或非门211，具有六个输入端，分别接收上述六个错误逻辑来源。当任何一个错误逻辑来源显示为逻辑高位(logic HIGH)时，则系统错误逻辑模块111的输出信号201会输出逻辑低位(logicLOW)，代表系统错误，即第一主机11无法正常运作，需将系统控制权转移到第二主机12。同时系统错误逻辑模块111输出一个三态使能(tri — state enable)信号202至标准汇流排15与第一主机11的相连部分，将标准汇流排15与第一主机11之间的连接关系变为三态状态，即第一主机11仅能接受由标准汇流排15所传输的信号，而无法通过标准汇流排15传递信号。图I中，该三态使能信号202也会输出到周边界面114，将区域汇流排14与第一主机11之间的连接关系变为三态状态。此时通过闩锁逻辑运行，系统错误逻辑模块112可保持正常运作状态，同时第二主机12可通过标准汇流排15,利用中央处理模式及/或直接内存存取(direct memoryaccess, DMA)模式控制第一主机11，以及与第一主机11连结的周边硬件或者第一主机11内部的硬件，例如记忆模块112。系统错误逻辑模块也可利用与非门(NAND gate)来实现，并不会影响两系统错误逻辑模块连接所形成的闩锁逻辑的运行。在本实施例中，当第一主机11因为错误逻辑而由运作状态转变为待命状态时，由于错误来源包含系统重设25与手动切换信号26，因此可通过重新设定系统或者手动强制切换的操作，改变第一主机11的待命状态，而重新恢复为运作状态。由于闩锁逻辑仅会使其中一个系统错误逻辑模块输出逻辑高位，因此当系统启动时，可随机选择第一主机11或第二主机12为正常运作状态。图3进一步解释了记忆模块112。在本实施例中，该记忆模块112可包含一个仲裁模块311以及一个单埠记忆模块312。由于单埠记忆模块312在同一时间仅能接受一个存取信号控制，当主机11处于待命状态时，单埠记忆模块312可能接收来自第一主机11的内部存取信号301，以及来自第二主机12的外部存取信号302，要求存取储存于内部的数据。此时存取信号均须先经过仲裁模块311仲裁，以决定存取信号301与存取信号302对单埠记忆模块312的存取优先权。同理，记忆模块122也可包含一个单埠记忆模块以及一个仲裁模块。记忆模块112也可以是一个双埠记忆模块，这样，第一主机11和第二主机12可同时对记忆模块112进行存取操作。本实用新型的第二个实施例，是一个备援系统，包含五个主机。图4显示了五个主机的系统错误逻辑模块间的逻辑连接关系。其中系统错误逻辑模块41、42、43、44及45利用五个或门(OR gate)相互连接，每一个或门具有四个输入端。以或门401为例，其四个输入端分别接收除了系统错误逻辑模块42以外的每一个系统错误逻辑模块的输出信号，而后将或门401的输出信号输出到系统错误逻辑模块42。依此类推，使每一个系统错误逻辑模块仅接收一个由外部进来的错误逻辑来源，也就是等同于两个主机对接的效果。同理，当N个主机相连，且N大于3时，这些主机需要通过N个或门互相连接，其中每个或门具有(N — I)个输入端，连接方式实质上相同于图4所示方式。本实用新型的第三实施例，是一个备援系统，包含五个主机。图5显示五个主机的系统错误逻辑模块51、52、53、54及55之间的逻辑连接关系。本实施例中不需要额外的逻辑门，直接将每一个主机的系统错误逻辑模块的输出互相连接，同时所有主机均通过共用的汇流排互相连接，使每一个主机都可接收所有主机的系统错误信号，同样地可以实现如同两个主机对接时的所有功能。同理，当N个主机相连时，这些主机也可直接通过系统错误逻辑模块的输出互相连接。第二实施例于第三实施例的主机与系统错误逻辑模块相同于第一实施例中所描述的主机与系统错误逻辑模块，在此不再赘述。由上述可知，本实用新型具有备援系统仅运行其中一个主机，且能够任意增减备援系统中主机数量的优点。上述实施例只是举例说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此项技术的人员均可在不违背本实用新型的技术原理和思想的情况下，对上述实施例进行修改及变化。因此本实用新型的权利保护范围应如前所述的权利要求所列。
权利要求1.一种即时无缝备援系统，其特征在于，包含二个以上的主机，所述主机通过至少一个汇流排互相连接；每个主机包含一个系统错误逻辑模块，连接至其他主机的系统错误逻辑模块，用以该备援系统启动后随机选择一个主机为正常运作状态，判断该主机的工作状态并根据判断结果决定是否转移该主机的控制权；一个记忆体，用来储存该主机的运作资料；以及一个控制模块，用来控制该主机的运作；其中，所述处于正常运作状态的主机通过所述汇流排控制其他主机以及与其他主机连接的周边硬件。
2.如权利要求I所述的即时无缝备援系统，其特征在于所述系统错误逻辑模块具有至少一个错误逻辑来源，用以判断所述主机的工作状态。
3.如权利要求2所述的即时无缝备援系统，其特征在于所述错误逻辑来源包含主机内部错误来源以及主机外部错误来源。
4.如权利要求2所述的即时无缝备援系统，其特征在于所述错误逻辑来源包含无效控制码、看守码、系统重设、软件控制信号、手动切换信号以及系统运作信号。
5.如权利要求I所述的即时无缝备援系统，其特征在于所述不同主机的系统错误逻辑模块间以闩锁逻辑方式互相连接。
6.如权利要求I所述的即时无缝备援系统，其特征在于所述汇流排是全局汇流排或者标准汇流排。
7.如权利要求I所述的即时无缝备援系统，其特征在于所述主机为是一个电脑系统、一个电脑主机、一个包含多个晶片的电路板或者一个系统的晶片模块。
8.如权利要求I所述的即时无缝备援系统，其特征在于所述汇流排是三态汇流排。
9.如权利要求I所述的即时无缝备援系统，其特征在于所述记忆体包含一个双埠记忆丰吴块。
10.如权利要求I所述的即时无缝备援系统，其特征在于所述记忆体包含一个单埠记忆模块以及一个仲裁模块，用以仲裁该单埠记忆模块的存取优先权。
11.如权利要求I所述的即时无缝备援系统，其特征在于所述主机通过区域汇流排与周边硬件连接。
12.如权利要求I所述的即时无缝备援系统，其特征在于所述处于正常运作状态的主机的控制模块，利用中央处理模式及/或直接内存存取模式，通过汇流排控制其他主机以及与其他主机连接的周边硬件。
专利摘要本实用新型是一种备援系统，包含二个以上主机并随机选择一个主机为正常运行状态。该备援系统中的其他主机为待命状态，且正常运作的主机可通过汇流排控制其他主机以及与其他主机连接的周边硬件。本实用新型具有备援系统仅运行其中一个主机，且能够任意增减备援系统中主机数量的优点。
文档编号G06F11/07GK202748776SQ201220329419
公开日2013年2月20日 申请日期2012年7月9日 优先权日2012年7月9日
发明者杨美饶, 邱伟宏 申请人:海南芯力高新技术有限公司