单端可配置多模式驱动器的制造方法
【专利摘要】本发明的实施例一般涉及一种单端可配置多模式驱动器。装置的实施例包括用于接收输入信号的输入、用于在通信通道上传送从该输入信号产生的被驱动信号的输出、用于独立地配置驱动器装置的一终端电阻的机制、以及用于在不修改装置的电源电压的情况下独立地配置被驱动信号的电压摆幅的机制。
【专利说明】单端可配置多模式驱动器
【技术领域】
[0001]本发明的实施例一般涉及电子设备领域，尤其涉及单端可配置多模式驱动器。
[0002]背景
[0003]在设备或元件之间的信号通信中，常用驱动器电路或装置来驱动信号。举例而言，在高速存储器接口或类似过程中驱动信号可能需驱动器。
[0004]各种不同常规电路技术可用于驱动器电路。上述技术就复杂度与结构而言可包括具有或没有终端(termination)电阻的电压模式驱动器、差分驱动器以及电流模式驱动器。
[0005]然而，此类常规驱动器技术有很大的限制。此类电路通常产生显著的功耗，或在选择差分结构时需要双倍速度。再者，常规电路结构对不同环境的反应一般都受到限制，因此可能提供对某些用途造成困难的阻抗及电压摆幅(voltage swing)。
[0006]附图简述
[0007]所绘示本发明的实施例作为示例而不构成限定，在附图中相同附图标记表示类似元素。
[0008]图1例示I/0链路的元件的实施例。
[0009]图2例示单端电压模式驱动器。
[0010]图3例示单端电压模式驱动器，其具有位于传送侧与接收侧的终端。
[0011]图4是驱动器系统结构的元件的示意图。
[0012]图5例示电压模式差分驱动器。
[0013]图6例示电流模式逻辑驱动器。
[0014]图7例示单端电流模式驱动器。
[0015]图8A例示可配置单端驱动器结构的实施例。
[0016]图SB例示具有电流源的可配置单端驱动器结构的实施例。
[0017]图9例示可配置单端电压模式驱动器的实施例。
[0018]图10例示可配置单端电压模式驱动器的实施例。
[0019]图11是可配置单端混合模式驱动器的实施例的示意图。
[0020]图12例示可配置单端混合模式驱动器的实施例。
[0021]图13是用以产生用于可配置驱动器的偏置电压的反馈电路的实施例的示意图。
[0022]图14A是用以藉由使用可配置驱动器电路得到用于偏置电压的偏压摆幅的装置的实施例的示意图。
[0023]图14B是用以藉由使用可配置驱动器电路的复制得到用于偏置电压的偏压摆幅的装置的实施例的示意图。
[0024]图15例示用于可配置驱动器的阻抗检测与调整的装置的实施例。
[0025]图16是一些驱动器的阻抗特性的示意图。
[0026]图17是驱动器的实施例中速度对功率折衷的示意图。
[0027]图18A是用于驱动器的脉冲机制的实施例的示意图。[0028]图18B是由驱动器的脉冲机制的实施例所产生的信号示意图。
[0029]图19例示用于设备之间的接口的驱动器装置的实施例。
[0030]图20是例示用于将数据信号从第一设备驱动至第二设备的过程的实施例的流程图。
[0031]概述
[0032]本发明的实施例一般涉及一种单端可配置多模式驱动器。
[0033]在本发明第一方面，单端驱动器装置的实施例包括用以接收一输入信号的输入、用以在通信通道上传送从输入信号产生的被驱动信号的输出、用于独立地配置该驱动器装置的终端电阻的机制、以及用于在不修改该装置的电源电压的情况下独立地配置该被驱动信号的电压摆幅的机制。
[0034]在本发明第二方面，一种系统包括:通信通道；耦合于该通信通道以提供被驱动信号的单端驱动器装置，该传送装置包括用于独立地配置该驱动器装置的终端电阻的机制以及用于在不修改驱动器装置的电源电压的情况下独立地配置被驱动信号的电压摆幅的机制；以及耦合于该通信通道以接收被驱动信号的接收装置。
[0035]在本发明第三方面，一种用于信号通信的系统的实施例包括包含第一单端驱动器装置以及第一接收器装置的第一设备，以及经由通信通道耦合于第一设备的第二设备，包括第二单端驱动器装置以及第二接收器装置。第一驱动器装置及第二驱动器装置的终端电阻与电压摆幅皆为可独立配置的，且第一设备的第一驱动器装置的电压摆幅与终端电阻可配置成不同于第二驱动器装置的电压摆幅与终端电阻。
[0036]在本发明第四方面，一种用于配置通信接口的方法包括:确定第一设备与第二设备之间的接口的参数，第一设备包括可配置驱动器，而第二设备包括接收装置；基于所确定的参数独立地配置第一设备的驱动器装置的终端电阻；在不修改第一设备的电源电压的情况下基于所确定的参数独立地配置第一设备的驱动器装置的电压摆幅。
[0037]详细描述
[0038]本发明的实施例一般涉及单端可配置多模式驱动器。
[0039]在一些实施例中，方法、装置或系统提供单端可配置多模式驱动器。在一些实施例中，装置或系统提供驱动器，以提供信令(signaling)，诸如用于高速线路接口的驱动器，包括例如DRAM(动态随机存取存储器)接口。在一些实施例中，驱动器就电压摆幅特性及终端电阻而言是可配置的。在一些实施例中，驱动器为多模式模式，其中“多模式”是指在多个不同速度下的操作。
[0040]有许多驱动器电路技术可供利用。但是现有驱动器结构通常呈现以下问题中的一个或多个:
[0041](I)过多功率耗散；
[0042](2)要求操作速度翻倍的差分结构；
[0043](3)对于终端电阻并非可配置；
[0044](4)对于电压摆幅并非可配置；
[0045](5)电源电压与电压摆幅之间的密切关系；
[0046](6)需要具有大解耦电容的电压调整器；
[0047](7)有限的数据速率。[0048]在一些实施例中，装置包括用以接收输入信号的输入、用以在通信通道上传送从该输入信号生成的被驱动信号的输出、用于配置该驱动器装置的终端电阻的机制、以及用配置该被驱动信号的电压摆幅的机制。
[0049]在一些实施例中，系统包括:通信通道；耦合于该通信通道的用以提供被驱动信号的驱动器装置；传送装置，其包括配置该驱动器装置的终端电阻的机制以及一配置该被驱动装置的电压摆幅的机制；以及耦合于该通信通道的用以接收该被驱动信号的接收装置。
[0050]图1例示了 I/O链路的元件的实施例。在此实施例中，提供了电连接两个设备的单通道I/O链路的功能区块。如图所示，并行数据105被序列器110序列化，且经序列化的输出由驱动器130接收，以经由通道135传输。序列器110与驱动器130可通过由锁相环(PLL)电路115产生的时钟信号125来进行时钟控制，该锁相环电路使用参考时钟信号120来产生时钟信号125。经序列化数据经由通道135传送并由信号均衡器140接收，该信号均衡器提供经序列化数据信号给时钟及数据恢复元件145。时钟及数据恢复元件提供经恢复数据给解序列器155、以及提供经恢复时钟信号150给均衡器140与解序列器155。解序列器155将数据解序列并产生并行数据输出160。
[0051]在操作中，I/O链路100的总功耗的很大部分被驱动器130消耗。在一些实施例中，驱动器130为可配置多模式驱动器，该可配置多模式驱动器可被配置成控制功耗。
[0052]图2例示了单端电压模式驱动器。在此示例中，单端(与差分相反)驱动器200可例如提供速度达IGbps (每秒千兆位)的传输。在此例示中，驱动器200用以驱动信号经由通道(CHAN) 270到接收器(RX) 280，驱动器200的通道连接通过第一电容器(Cl) 262而接地，接收器280的通道连接通过第二电容器(C2)282而接地。驱动器200包括晶体管Mll210、M21 216、M12 220、M22 226…M1N230、M2N236，这些晶体管作为开关使用，且终端的变化通过晶体管控制的电阻器Rll 212至R2N234的可切换组合来提供。
[0053]驱动器200胜于特定技术的优点在于，驱动器一般只消耗动态功率。然而，在较高数据速率下(诸如速率> 2Gbps)信号的完整性表现可能因信号反射与电源弹跳(supplybounce)而急速恶化，这由此限制了速度及BER(误码率)。因此，在较高速率下，有两种技术常被用来对抗信号反射与电源弹跳。为了减轻反射，可在接收器端及传送器端二者上皆使用终端电阻器。为了减轻电源弹跳效应，则使用差分电路结构。然而，这两种结构或方法有很大功率惩罚，此将更详细说明于后。
[0054]图3例示了单端电压模式驱动器，其具有位于传送侧及接收侧的终端电阻。在此例示中，驱动器300经由通道(CHAN) 370耦合于接收器(RX) 380，其中至驱动器300的通道连接通过第一电容器(Cl) 362接地，而接收器380的通道连接通过第二电容器(C2)382接地。驱动器300包括第一晶体管(Ml)310，其作为电压VDDQ与第一电阻器(Rl)312的第一端之间的开关，其中R2 314的第二端耦合于CHAN370。驱动器300还包括第二晶体管(M2) 316，其作为大地与第二电阻器(R2) 314的第一端之间的开关，其中R2 314的第二端耦合于Rl 312的第二端以及CHAN370。`
[0055]在操作当中，除了用到动态电流之外，驱动器300还在高状态时汲取大致等于VDDQ/2R的静态电流(其中R是Rl及Rt的电阻值)。例如，若VDDQ= 1.2V,2R = 100欧姆，则静态电流近似12mA，这对于可能有许多此类通道存在于装置中的移动应用而言过高。在低状态时，驱动器基本上不汲取电流。
[0056]图4为驱动器系统结构的元件的例示。在此例示中，可使用低电源电压来降低功率。但此电源电压是从位于芯片之外的开关调整器产生的。在操作中，在启用驱动器使其以低电压摆幅(由芯片上调整器得到)以及以单端结构恰当工作时存在挑战。在此例示中，电源为Vs/2，其并非标准VDD，且摆幅是Vs/4。因此输出摆幅将取决于外部电源。
[0057]在此例示中，旋转速率控制430藉由阻抗控制420来达成，这牵涉到通过调整栅极电压Vsff控制PMOS (P型金属氧化物半导体)器件电阻。预加强(pre emphasis) 410藉由复制相同单元驱动器并输入过去与现在的样本经过每一驱动器来达成。
[0058]在此例示中，驱动器的输出电阻藉由让预驱动器(PreDrvr)偏摆于零与PVDD之间来控制。PVDD是基于NMOS (N型金属氧化物半导体)器件电阻来设定(取决于NMOS的Vgs)。在最终阶段NMOS晶体管只操作于三极(tridode)区(电阻区)。相对地，在一些实施例中，设备操作于三极以及电流源模式二者中，这取决于晶体管。
[0059]图5例示了电压模式差分驱动器。可以用差分结构来减轻电源弹跳及一般模式噪声。图5例示了一个可能的电压模式差分驱动器实现。在此例示中，驱动器500包括第一差分结构510及第二差分结构520。第一差分结构510经由第一通道(CHAN-1) 570耦合于接收器(RX) 580，而第二差分结构520经由第二通道(CHAN-2)572耦合于接收器580。每一差分结构的通道连接分别经由第一电容器(Cl)562、564而接地，且接收器580的两个输入中的每一个通过第二电容器(C2)582、584而接地。每一差分结构包括第一晶体管(Ml)510或520作为电压VDDQ与第一电阻器(Rl) 512或522的第一端之间的开关,其中第一电阻器512或522的第二端耦合于通道570或572。每一差分结构还包括第二晶体管(M2) 516或526作为大地与第二电阻器(R2)514或524的第一端之间的开关,其中第二电阻器514或524的第二端耦合于通道570或572。
[0060]在此结构中，从电源汲取来的净电流是恒定的，而不论位状态为何，因此减轻电源弹跳。静态电流由VDDQ/4R给出(其中例如，Rl = R2 = Rt = R)，对R = 50欧姆且VDD =1.2V而言，其提供6mA电流汲取。尽管图5中例示的装置消耗同等单端结构的一半功率(就相同电压摆幅而言)，但是驱动器需要以单端结构的速度的两倍来操作以维持每引脚相同的带宽效率。在较高速度时，通道要求可能在许多应用中施予过多限制。此外，电压摆幅不易被配置或编程，因此功耗不易与数据速度相调适。
[0061]图6例示了电流模式逻辑(CML)驱动器。在此例示中，电流源(1)640耦合于第一晶体管(Ml)610的第一端以及第二晶体管(M2)620,其中Ml 610的第二端I禹合于第一通道(CHAN-1)670以及电阻器(R)612的第一端，R612的第二端接地，其中M2 620的第二端耦合于第二通道(CHAN-2)672以及电阻器(R)622的第一端，R622的第二端接地。接收器(RX) 680的第一端耦合于CHAN-1 670以及终端电阻器(2*Rt)682的第一端，而RX680的第二端耦合于CHAN-2672以及终端电阻器682的第二端。
[0062]电流模式逻辑驱动器能提供通过电流修改摆幅的灵活性，故此类驱动器常被使用。然而，CML驱动器(诸如驱动器600)汲取静态电流，不论其输出的状态为何。为此，CML驱动器一般不适合用于数据以突发(burst)传送的场合。
[0063]图7例示了单端电流模式驱动器。在此例示中，晶体管(Ml)710的第一端耦合于电压源VDD，Ml 710的第二端耦合于通道(CHAN) 770及电阻器(R) 712的第一端，R712的第二端接地。接收器(RX)780的第一端耦合于CHAN770及终端电阻器(Rt) 782的第一端，且Rt782的第二端接地。然而，单端电流模式驱动器(诸如驱动器700)大致消耗差分驱动器(诸如图6的驱动器600)两倍的电流(就类似电压摆幅而言)，因此有很大限制。
[0064]在一些实施例中，驱动器包括与常规驱动器相比允许操作上的改进的元件。在一些实施例中，驱动器包括降低功耗并提供改进的每引脚带宽效率的元件，藉此减少驱动器的有效摆幅(或电流)并提供驱动器的更多可用电流给所附连的负载。[0065]图8A例示了可配置单端驱动器结构的实施例。在此示例中，驱动器800 (在此称类型I驱动器)经由通道(CHAN)870耦合于包括终端电阻(Rt)882的接收器装置。驱动器800包括第一晶体管(Ml)作为电压Vdd与第一电阻器(Rl)812的第一端之间的开关，其中Rl 812的第二端耦合于CHAN870的传送器侧。驱动器800还包括第二晶体管(M2) 816，该第二晶体管(M2)816作为接地与第二电阻器(R2)814的第一端之间的开关，且R2 814的第二端耦合于CHAN870。在一些实施例中，驱动器还包括第三晶体管(M3) 826，该第三晶体管(M3)826作为接地与第三电阻器(R3)824的第一端之间的开关，且R3 824的第二端耦合于CHAN870。
[0066]在一些实施例中，晶体管Ml 810及M3 826作为开关，藉此M1/R1与M3/R3的串联连接之间的分压可用来设定驱动器输出的电压摆幅。藉由提供可独立于电源而设定(藉由调整电阻值)的电压摆幅，输出电压及由此的功耗可最小化以适合于特定接口。在一些实施例中，图8A中提供的结构在不需要的偏压的情况下操作，并且可被用在启动时间关键的应用中。在一些实施例中，驱动器800可用来提供与单端电流模式驱动器相比改进的功率耗散效率。
[0067]虽然图8A中将驱动器电路的支路(在此也称为串(string))例示为单个串，但此类串中的每一个可代表多个并联串。在一些实施例中，驱动器装置800的可编程性及可配置性由晶体管及电阻器的多个串来提供，其中驱动器800只包括提供正确输出阻抗或电流容量的那些串。在一些实施例中，多个串可用来追踪系统的PVT(过程、电压、温度)变化。例如，在图8A中，Ml 810及Rl 812代表许多这种串的等效物。在一些实施例中，选择用于驱动器800的串的数量视驱动器所需可配置性而定。此外，对于M3 826/R3 824串以及M2816/R2 814串也是如此。在一些实施例中，此概念同样适用于其它电路结构中包含的串，如图8B-12中所例示的。
[0068]在一些实施例中，驱动器800可在具有大Vt (临界电压)晶体管下操作，故使得驱动器800的结构适合于DRAM类型过程。类型I驱动器800提供独立调适驱动器阻抗(ZO)及输出电压摆幅(Vdriverout (V的自由。这些参数可用下列式子表示，其中Ml与M3经简化为理想开关:
[0069]ZO = R1//R3[I]
[0070]Vdriverout = (R3//Rt)/(R3//Rt+Rl)[2]
[0071]其中11是指并联的电阻器，而Rt被假设为匹配通道特性阻抗。
[0072]在一些实施例中，可对Rl与R3进行调整以同时满足所需的Z0、Vdriverout、和功耗，藉此使电路结构适配于各种应用。
[0073]图SB例示了具有电流源的可配置单端驱动器结构的实施例。在此示例中，除了以上关于图8A描述的元件之外，驱动器801 (其为类型I驱动器的另一版本)还包括可配置电流源820 (其中电流源晶体管M4为电流源)，其中电流源耦合于CHAN870的传送器侧。电流源820被例示为电流源晶体管M4，其中电流源的镜像元件在此并未示出。在一些实施例中，若有需要的话，电流源820可提供额外输出电流。在一些实施例中，驱动器801的电流源820是可编程的，以便提供所需电流。
[0074]在一些实施例中，用于驱动器801的高电压可藉由开启第一晶体管810、第二晶体管816以及电流源晶体管820，并关闭第三晶体管826来达成，其中高电压值由Rl 812与R3 824的比值以及来自电流源820的电流来界定。在一些实施例中，用于驱动器801的低电压可藉由关闭第一晶体管810、第二晶体管816以及电流源晶体管820，并开启第三晶体管826来达成。在一些实施例中，高电压状态的终端的值藉由Rl与R3的等效并联电阻来设定，而低电压状态的终端则由R2来设定。
[0075]在一些实施例中，Rl 812、R2 814以及R3 824的等效电阻可通过使用所例示的单元的多个并联串来得到，如以上参照图8A所例示的，且因此藉由启用并联串中的一或多个，R1、R2及R3是有效可变的。在一示例中，Ml 810与Rl 812可为电阻与晶体管的多个并联串的等效物，其中图8B提供多个串的等效表不。对于所例不的其它串，例如包含M2 816及R2 814的串、以及包含M3 826及R3 824的串，也是如此。在一些实施例中，启用多个串中的一个或多个可用来提供终端电阻的可编程性。
[0076]图9例示了可配置单端电压模式驱动器的实施例。在此示例中，驱动器900(在此称为类型II驱动器)为电压模式驱动器。在一些实施例中，驱动器900的第一晶体管(Ml) 910作为源极跟随器，耦合于晶体管942的端子，其中晶体管942的第二端子耦合于偏置电压Vbiasl (V偏置I)，而第二晶体管(M2) 916作为开关，M2 916的栅极耦合于接收电压Vin (V1ia)的反相器944。如图所不，Ml 910的第一端子稱合于电压Vdd,而Ml 910的第二端子耦合于第一可变电阻器(Rl)912的第一端以及漏电流源(Ib)940。Rl 912的第二端耦合于通道(CHAN)970以及第二可变电阻器(R2)914的第一端。R2 914的第二端耦合于M2916的第一端子，且M2 916的第二端子接地。代表终端电阻的第三可变电阻器(R3)982耦合于CHAN970的接收器端。
[0077]在此结构中，当输出为高时，Ml 910的输入被偏置到Vbiasl，并在关闭(OFF)状态拉到接地。在一些实施例中，藉由调整Vbiasl的值，驱动器900的输出摆幅可被控制到最小所需值，且因此可降低对应的功率耗散。举例而言，若在R3 982处需要300mV的摆幅，则由Ml 910提供6mA的电流，此为典型单端方案的电流与结果功耗的一半(于此例中在1.2VVdd下典型电流为12mA)。在此系统中，驱动器900的输出阻抗为Rl与在M1910的源极所看到的小/大信号阻抗的总和。在一些实施例中，小/大信号阻抗的变化的影响可藉由利用相对于Ml 910的源极阻抗的大的Rl 912值来减轻。在一些实施例中，漏电流源Ib940提供在调整Ml的偏置点时的附加灵活性。在一些实施例中，Ib电流为整体电流的一部分，且在零状态时只有M2与R2导通于接地，且因此驱动器900基本上没有静态电流。
[0078]图10例示了可配置单端电压模式驱动器的实施例。图10例示了类型II电压模式驱动器1000的经修改的形式。在一些实施例中，第一晶体管(Ml-接收偏置电压Vbiasl) 1010的第一端子稱合于电压Vdd,而Ml 1010的第二端子稱合于第一可变电阻器(Rl) 1012的第一端以及漏电流源(Ib) 1040。第二晶体管(M2-接收输入信号Vin) 1016的第一端子稱合于第二可变电阻器(R2) 1014的第一端。Rl 1012的第二端稱合于第三晶体管(M3-接收输入信号Vin) 1042的第一端子，且M3 1042的第二端子耦合于通道(CHAN) 1070的第一端以及R2 1014的第二端。第三可变电阻器(R3) 1082耦合于CHAN1070的第二端。
[0079]在此实施中，开关M3 1042与Ml 1010串联。在一些实施例中，所例示的类型II驱动器的功能可包括类型I驱动器的功能。在一些实施例中，图10例示的结构也适合于接收器侧不包括终端电阻的驱动器。在此场合，漏电流源Ibl040可用来确保晶体管Ml 1010在适合的过驱动电压下总是处于导通(On)。
[0080]在一些实施例中，驱动器1000的电压摆幅及终端电阻可藉由调整第一可变电阻器1012与第二可变电阻器1014的电阻来配置。在一些实施例中，电压摆幅更藉由偏置电压Vbiasl来进一步定义。在一些实施例中，晶体管M3 1042与M2 1016以互补方式操作。例如，当M3开启，则M2理想上关闭，反之亦然。
[0081]图11为可配置单端混合模式驱动器的实施例的示意图。在此示例中，提供“类型III”混合电压模式电流模式驱动器。在一些实施例中，驱动器1100包括具有第一晶体管(Ml) 1110,其中第一端子稱合于电压Vdd,第二端子稱合于第一可变电阻器(Rl) 1122的第一端、第二可变电阻器(R2) 1114的第一端、以及通道(CHAN) 1170的第一传送器端。在一些实施例中，R2 1114的第二端耦合于第二晶体管(M2) 1116的第一端子，而M2 1116的第二端子接地。在一些实施例中，第三晶体管(M3) 1120包括耦合于Vdd的第一端子、以及耦合于R11122的第二端与漏电流源(Ib) 1140的第二端子，且M3 1120的栅极耦合于反相器1142。
[0082]在一些实施例中，Ml 1110在开启(ON)状态期间作为开关电流源。此外，M3的输入被反相器1142摆荡调整，其电源电压被调整至参考电压(Vkef)，由此控制驱动器1100的输出处的电压摆幅。在一些实施例中，若M3脚提供足够的摆幅及终端控制，则可从驱动器电路移除Ml 1110。在一些实施例中，Ml 1110可用来作为解加强抽头(de-emphasis tap),从而提供过渡期间所需电流以补偿非理想通道效应。在一些实施例中，可藉由将适当的解加强抽头包含进额外数量的串(诸如Ml 1110)而扩充许多抽头(其中此类额外数量的串于此并未示出)。在一些实施例中，所例示的结构可被倒置使得摆幅不是参照接地而是VDD。
[0083]图12例示了可配置单端混合模式驱动器的实施例。在此示例中，提供了类型II暨类型III混合模式驱动器1200的经修改版本的实施例。在一些实施例中，驱动器1200包括第一晶体管(Ml) 1211 (接收偏置电压Vbiasl)，其第一端子耦合于第一可变电阻器(Rl) 1212的第一端。Rl 1212的第二端耦合于通道(CHAN) 1270的传送器端以及第二可调整电阻器(R2) 1214的第一端。R2 1214的第二端I禹合于第二晶体管(M2) 1216的第一端子，其中M2 1216的第二端子接地。Ml 1211的第二端子耦合于第三晶体管(M3) 1210的第一端子，M3 1210的第二端子耦合于电压VDD。第四晶体管(M4) 1220(接收偏置电压Vbias2)包括率禹合于电压Vdd的第一端子、以及稱合于一第五晶体管(M5) 1221的第一端子的第二端子，其中M5 1221的第二端子耦合于CHAN1270的第一端。CHAN1270的第二端耦合于可调整终端电阻(R3) 1282。在一些实施例中，M4 1220操作为电流源，Ml 1211操作为源极跟随器，而M3 1210及M5 1221操作为开关。
[0084]在一些实施例中，诸如图8-12中所例示的驱动器中的一个之类的驱动器可提供下列好处:
[0085](I)由驱动器提供的所有电流(非泄漏电流)被提供给负载，藉此降低功率耗散。
[0086](2)电压摆幅可基于系统需求而被配置或编程以降低功率耗散。[0087](3)终端电阻可基于系统需求而被配置或编程。
[0088](4)电压摆幅可从电源电压的值解耦。
[0089](5)驱动器可用具有大阈值电压的晶体管来实现，特别是在DRAM过程中。
[0090]在一些实施例中，关于图8-12中给出的驱动器电路的某些附加问题涉及:
[0091](I)偏置电压的产生。
[0092](2)通过PVT (过程、电压、温度)的变化追踪偏置电压。
[0093](3)阻抗的控制。
[0094]图13为用以产生可配置驱动器的偏置电压的反馈电路的实施例的例示。在一些实施例中，偏置电压产生器1300提供真实驱动器电压(Vdriverout (V驱动器输出))与输出处的所需电压摆幅(Vswing(V摆幅))的比较，以控制偏压。在一些实施例中，产生器电路1300包括误差/参考产生器1344，该误差/参考产生器接收Vdiveout与Vswing作为比较输入。在一些实施例中，误差/参考产生器进一步接收特定可编程位的输入，该特定可编程位提供控制参考产生器输出时的灵活性。在产生器电路1300中，Vdriverout与Vswing之间的误差电压被提供给数模转换器1342，以产生Vref值作为放大器1340的第一输入，其中放大器的输出I禹合于电容器C1320的第一端子以及晶体管(M8) 1310栅极,且M8的第一端子耦合于电压VDD，而M8 1310的第二端子耦合于驱动器偏置输入Vbiasl的输出节点，该节点进一步耦合于放大器1340的第二输入以及电阻器Rbgl314的第一端，其中Rbg的第二端接地。在一些实施例中，电压可参照源电压Vdd及地面电位。
[0095]在一些实施例中，可提供用以得到针对特定偏置电压(Vbiasl)的驱动器DC的电压摆幅的方法或装置。在第一实现中，真实驱动器系用来得到Vdriverout，而在第二实现中，替代地使用复制驱动器电路。取决于特定链路实现，可采用两种方法中的任一者。
[0096]图14A为利用可配置驱动器电路得到针对偏置电压的电压摆幅的装置的实施例的示例。在一些实施例中，偏置电压输入Vbiasl被提供到驱动器1400的第一晶体管(Ml) 1410的栅极，其中Ml的第一端子耦合于电压VDD，而Ml的第二端子耦合于第一电阻器(Rl) 1412的第一端以及漏电流源(Ib) 1430。R11412的第二端耦合于晶体管(M3) 1416的第一端子，其中M3的栅极I禹合于Vdd,而M3的第二端子I禹合于输出Vdriverout的节点以及通道(CHAN) 1440的第一端。CHAN1440的第二端耦合于电阻(R3) 1442。在此电路中，输出的电压摆幅可关于输入偏置电压Vbiasl来评估。
[0097]图14B为使用可配置驱动器电路的复制来得到针对偏置电压的电压摆幅的装置的实施例的例不。在一些实施例中，偏置电压输入Vbiasl被提供给驱动器复制电路1450的第一晶体管(Ml) 1460的栅极，其中Ml的第一端子耦合于电压VDD，而Ml的第二端子耦合于第一电阻器(Rl) 1462的第一端以及漏电流源1480。Rl 1462的第二端稱合于晶体管(M3) 1466的第一端子,其中M3的栅极稱合于Vdd,而M3的第二端子稱合于Vdriverout的节点以及电阻(R3) 14920
[0098]在一些实施例中，用于偏置电压产生的反馈机制可结合于用于得到电压摆幅的机制，诸如绘示于图13和图14Α中的电路的元件，可被结合以提供控制输出摆幅至某一指定Vswing值的反馈结构。
[0099]图15例示了用于可配置驱动器的阻抗检测及调整的装置的实施例。对于诸如图8Α-12中所例示的驱动器，阻抗检测及调整对于有效操作是非常重要的。图15例示了用以提供输出阻抗(电阻)的正确调整的机制的实施例。在一些实施例中，偏置电压输入Vbiasl被提供给驱动器1500的第一晶体管(Ml) 1510的栅极，其中Ml的第一端子耦合于电压VDD，而Ml的第二端子耦合于第一可变电阻器(Rl) 1512的第一端以及漏电流源(Ib) 1540。Rl1512的第二端稱合于晶体管(M3) 1516的第一端子,其中M3的栅极稱合于Vdd,而M3的第二端子耦合于Vout (V输出)的节点。在一些实施例中，Vout节点耦合于以模数检测器1504形式的电压检测器和可变终端电阻(R3) 1582以及包含晶体管1570的电流镜像电路，该晶体管1570耦合于晶体管1572，晶体管1572接收来自电流源(I) 1560的电流。
[0100]在一些实施例中，图15中的电压检测器为低频模数转换器，其可有助于阻抗调整的校准过程。在一些实施例中，校准过程可协力地完成，以对Vbiasl、Ib以及Rl设定正确的校准值，由此同时得到正确的摆幅电压及阻抗。
[0101]图16为某些驱动器的阻抗特性的示例。在此示例中，驱动器的阻抗特性1600被示为取决于驱动器的晶体管及电阻器所提供的阻抗的线性电阻而改变，且递增的线性电阻越靠近线性(50欧姆)线1650，且非线性度随晶体管效应而增加。如图示，可通过使用漏电流源Ib来进行微调。
[0102]举例而言，对于图15中所例示的驱动器里的大线性，电阻Rl 1512应比Ml阻抗大很大，反之亦然。单单取决于Rl 1512来提供所需阻抗导致了 Ml 1510中的高功率耗散。在一些实施例中，寻求Rl与Ml之间适当的阻抗分割。在一些实施例中，驱动器的电流特性藉由摆幅需求来设定，诸如附图中所提供的。在一些实施例中，漏电流源Ibl540提供调校晶体管Ml的阻抗是的附加灵活性，从而提供此驱动器设计中的附加自由度。
[0103]图17为驱动器的实施例的速度对功率折衷的例示。如操作频率对功率耗散的图表所示的，不具有终端电阻1720的驱动器将需要随频率的增加而提升其功率耗散。然而，具有终端电阻1740的驱动器不论频率多少，将需要大致少量的功率耗散。在一些实施例中，上述呈现为类型1、类型I1、和类型III驱动器(或这些类型的混合)的驱动器一般在高状态时消耗功率，而在低状态时不消耗功率(除漏电流之外)。
[0104]然而，在低速下会产生一问题，即此种驱动器可能对于低速操作较无帮助，因为具有终端的基于CMOS的驱动器比起没有终端的对应物在低速下将往往消耗更多功率。
[0105]图18A为驱动器的脉冲机制的实施例的例示。在一些实施例中，为了减轻低速下的功耗问题，向低速操作提供脉冲方案。在一些实施例中，驱动器800耦合于脉冲机制1850。此示例中，驱动器800为以上参照图8描述的类型I驱动器。在一些实施例中，脉冲机制1850接收低速数据(诸如在低于特定阈值的频率下传送的数据)，其中低速数据被输入到延迟元件1852及NAND(与非)门1856的第一输入。由延迟元件1852产生的经延迟的数据信号被反相器1854接收，该反相器提供NAND门元件1858的第二输入。在一些实施例中，脉冲机制1850包括复用器1858，其接收速度模式信号并接收未经改变的高速数据输入或已经历脉冲机制1850的激发(pulsing)的低速数据输入。
[0106]在一些实施例中，脉冲机制1850操作成使得高过渡(high-transition)被检测至IJ，并藉由特定延迟(基于延迟元件1852而非机制的组件的特性)，输出被拉至低，从而提供了足够脉冲给接收器以检测高位。藉由比完整输入位信号小得多的宽度脉冲(比输入位信号更短的占空比)，在有终端的情况下，在低速下显著减小功耗。在高速操作时，复用器1858提供旁路路径，用以针对高速数据于高、低两状态下提供完整且相等的脉冲。在一些实施例中，出于使用脉冲机制的目的，低速与高速数据速率之间的过渡点可基于高状态操作期间的电流汲取以及接收器敏感度来确定。
[0107]图18B为驱动器的脉冲机制的实施例所产生的信号的例示。低速数据1860 (提供完整宽度位信号)可能导致驱动器的过多功率耗散。脉冲机制(诸如第图18A中所例示的脉冲机制1850)使信号脉冲在位信号的完整宽度之前返回到低，使得实现所例示的低速输出数据1870，其可用来降低驱动器电路的功率耗散。
[0108]表1比较了不同驱动器电路技术的某些性能特性，包括以上所描述且在图8-12中例示的类型1、类型I1、类型III驱动器技术。下列假设是为了分析而做出:VDD = 1.2V ;源极及终端阻抗为50欧姆单端；动态功率未考虑；以及差分结构的摆幅需求被考虑为与单端结构相同，因为这些必须在两倍数据速率下工作。
[0109]如表1中所提供的，类型1、类型I1、和类型III驱动器的实施例可在针对高阶驱动器所共同考虑的参数中提供同等或更佳性能度量。此外，相较于常规驱动器，预驱动器中的功率耗散提供驱动器的实施例中的附加功率节省。
[0110]
【权利要求】
1.一种用以驱动信号的单端驱动器装置，包括: 输入，用以接收输入信号； 输出，用以在通信通道上传送从所述输入信号产生的被驱动信号； 用于独立地配置所述驱动器装置的终端电阻的机制；以及 用于在不修改所述装置的电源电压的情况下独立地配置所述被驱动信号的电压摆幅的机制。
2.如权利要求1所述的装置，其特征在于，所述被驱动信号的所述电压摆幅的独立配置对所述驱动器装置的输出节点的操作速度只产生最小影响。
3.如权利要求1所述的装置，其特征在于，所述终端电阻及所述电压摆幅可被并发地配置。
4.如权利要求1所述的装置，其特征在于，所述驱动器装置的所述电压摆幅参照参考电压。
5.如权利要求1所述的装置，其特征在于，还包括用以检测及调整所述终端电阻及所述电压摆幅的机制。
6.如权利要求1所述的装置，其特征在于，还包括用以调整输出电压对于电流的线性的机制。
7.如权利要求1所述的装置，其特征在于，还包括用以提供较低操作速度下所述输入信号的激发的脉冲机制。
8.如权利要求7所述的装置，其特征在于，所述脉冲机制包括用以延迟低速信号的延迟元件，以及用以接收所述低速信号与经延迟的低速信号的NAND逻辑元件。
9.如权利要求8所述的装置，其特征在于，还包括接收所述输入信号及所述被激发的输入信号作为输入的复用器，所述复用器用于接收控制信号以在所述信号频率高于特定频率的情况下选择所述输入信号，以及在所述信号频率低于所述特定频率的情况下选择被激发的所述输入信号。
10.如权利要求1所述的装置，其特征在于，所述装置为第一类型的驱动器装置，包括具有电阻器的一个或多个分段，所述电阻器的第一端耦合于所述通信通道，而所述电阻器的第二端耦合于晶体管的第一端子，所述晶体管的第二端子接地。
11.如权利要求1所述的装置，其特征在于，所述装置为第二类型的驱动器装置，所述第二类型的驱动器装置为电压模式驱动器。
12.如权利要求11所述的装置，其特征在于，所述装置包括作为一第二晶体管的源极跟随器的第一晶体管，所述第二晶体管接收偏置电压。
13.如权利要求1所述的装置，其特征在于，所述装置为第三类型的驱动器，所述第三类型的驱动器为混合电压模式电流模式驱动器。
14.一种系统,包括: 通信通道； 耦合于所述通信通道的单端驱动器装置，用以提供被驱动信号，所述传送装置包括: 用于独立地配置所述驱动器装置的终端电阻的机制，以及 用于在不修改所述驱动器装置的电源电压的情况下独立地配置所述被驱动信号的电压摆幅的机制；以及耦合于所述通信通道的接收装置，用以接收所述被驱动信号。
15.如权利要求14所述的系统，其特征在于，用于配置所述被驱动信号的电压摆幅的所述机制对所述驱动器装置的输出节点的操作速度只产生最小影响。
16.如权利要求14所述的系统，其特征在于，还包括参考电压源，用以产生参考电压，其中所述被驱动信号的所述电压摆幅参照所述参考电压。
17.如权利要求14所述的系统，其特征在于，所述接收装置包括灵敏度，所述接收灵敏度系参照所述参考电压。
18.如权利要求14所述的系统，其特征在于，还包括反馈电路，用以产生所述驱动器装置的偏置电压。
19.如权利要求18所述的系统，其特征在于，所述反馈电路包括误差产生器，用以产生所述驱动器的所需电压摆幅与真实电压摆幅之间的误差。
20.如权利要求19所述的系统，其特征在于，所述反馈电路还包括耦合于所述误差产生器的输出的数模转换器以及耦合于所述数模转换器的输出的电压调整器。
21.如权利要求14所述的系统，其特征在于，还包括用于所述驱动器装置的阻抗检测及调整的机制。
22.如权利要求14所述的系统，其特征在于，还包括输入脉冲机制，其中所述输入脉冲机制用以将输入位信号转换成脉冲信号，所述脉冲信号具有比所述原始输入位信号小的宽度。
23.如权利要求22所述的系统，其特征在于，所述输入脉冲机制包括复用器，用以基于速度模式信号在所述输入位信号以及所述经转换的脉冲信号之间进行选择。
24.如权利要求14所述的系统，其特征在于，所述接收装置包括用于独立地配置所述接收装置的终端电阻的机制。
25.如权利要求24所述的系统，其特征在于，所述驱动器装置为第一设备的一部分，所述第一设备还包括接收装置，而所述接收装置为第二设备的一部分，所述第二设备还包括驱动器装置。
26.如权利要求25所述的系统，其特征在于，所述第一设备的所述驱动器装置的所述终端电阻、所述电压摆幅或两者不同于所述第二设备的所述驱动器装置的终端电阻、电压摆幅或两者。
27.如权利要求22所述的系统，其特征在于，所述第一设备的所述接收器装置的所述终端电阻与所述第二设备的所述接收器装置的所述终端电阻是不同的。
28.如权利要求14所述的系统，其特征在于，所述驱动器装置为芯片上系统(SOC)的一部分
29.如权利要求14所述的系统，其特征在于，所述接收器装置为动态随机存取存储器(DRAM)设备的一部分。
30.如权利要求29所述的系统，其特征在于，所述DRAM设备包括寄存器，所述寄存器用以储存电压摆幅参数与终端电阻参数中的一个或多个。
31.一种用于信号通信的系统，包括: 第一设备，所述第一设备包括第一单端驱动器装置和第一接收器装置；以及 经由通信通道耦合于所述第一设备的第二设备，所述第二设备包括第二单端驱动器装置及第二接收器装置； 其中所述第一驱动器装置与第二驱动器装置的终端电阻及电压摆幅是可独立配置的； 其中所述第一设备的所述第一驱动器装置的所述电压摆幅及所述终端电阻可被配置为不同于所述第二驱动器装置的所述电压摆幅及所述终端电阻。
32.如权利要求31所述的系统，其特征在于，所述第一设备为芯片上系统(SOC)。
33.如权利要求31所述的系统，其特征在于，所述第一接收器装置与第二接收器装置的终端电阻是可独立配置的，并且其中所述第一接收器装置的所述终端电阻可被配置为不同于所述第二接收器装置的所述终端电阻。
34.如权利要求33所述的系统，其特征在于，所述第二设备为存储器设备，并且其中所述第一接收器装置包括用于读取操作的终端电阻，在所述读取操作中所述第二驱动器装置驱动信号至所述第一接收装置，并且其中所述第一接收器装置在写入操作中不包括终端电阻，在所述写入操作中所述第一驱动器装置驱动信号至所述第二设备的所述第二接收装置。
35.如权利要求31所述的系统，其特征在于，还包括参考电压源，其中所述第一设备与所述第二设备各自从所述参考电压源接收公共参考电压。
36.如权利要求35所述的系统，其特征在于，所述第一驱动器装置及所述第二驱动器装置的所述电压摆幅基于所述公共参考电压。
37.如权利要求36所述的系统，其特征在于，所述第一接收器装置与所述第二接收器装置的灵敏度基于所述公共参考电压。
38.一种用于配置通信接口的方法，包括: 确定第一设备与第二设备之间的接口的参数，所述第一设备包括可配置驱动器装置，而所述第二设备包括接收装置； 基于所确定的参数独立地配置所述第一设备的所述驱动器装置的终端电阻；以及在不修改所述第一设备的电源电压的情况下基于所确定的参数独立地配置所述第一设备的所述驱动器装置的电压摆幅。
39.如权利要求38所述的方法，其特征在于，所述驱动器装置的所述电压摆幅的配置对所述驱动器装置的输出节点的操作速度只产生最小影响。
40.如权利要求38所述的方法，其特征在于，还包括配置所述接收装置的终端电阻。
41.如权利要求38所述的方法，其特征在于，配置所述驱动器装置的所述终端电阻及电压摆幅包括将所述终端电阻、电压摆幅或两者确立为不同于所述接收装置的相应终端电阻或电压摆幅的值。
42.如权利要求38所述的方法，其特征在于，还包括确立所述第一设备的所述驱动器装置的偏置电压包括调整所述驱动器装置中的电流源。
43.如权利要求38所述的方法，其特征在于，还包括确定所述驱动器装置的输入信号的频率是否小于阈值，并且若是，则将输入信号转换成信号脉冲，所述信号脉冲具有比所述输入信号短的持续时间。
44.如权利要求38所述的方法，其特征在于，所述终端电阻及所述电压摆幅同时被配置。
45.一种可配置驱动器装置，包括: 第一晶体管，所述第一晶体管的第一端子耦合于电源电压； 第一电阻器，所述第一电阻器的第一端耦合于所述第一晶体管的第二端子，而所述第一电阻器的第二端稱合于第一节点； 第二晶体管，所述第二晶体管的第一端子接地； 第二电阻器，所述第二电阻器的第一端耦合于所述第二晶体管的第二端子，而所述第二电阻器的第二端耦合于所述第一节点； 第三晶体管，所述第三晶体管的第一端子接地； 第三电阻器，所述第三电阻器的第一端耦合于所述第三晶体管的第二端子，而所述第三电阻器的第二端耦合于所述第一节点；以及 电流源，耦合于所述第一节点，其中所述电流源可配置成确立进入所述第一节点的电流的电平； 其中所述第一晶体管的栅极及所述第二晶体管的栅极用以接收输入信号，并且其中所述第一节点用以耦合于通信通道以便与接收器通信；以及 其中所述装置的电压摆幅与终端电阻可藉由开关所述装置的所述第一、第二及第三晶体管来配置。
46.如权利要求45所述的装置，其特征在于，高电压状态藉由开启所述第一晶体管、所述第二晶体管及所述电流源并关闭所述第三晶体管来配置，其中所述电压值由Rl对R3的比值及来自所述电流源的所述电流来定义。·
47.如权利要求46所述的装置，其特征在于，低电压状态藉由关闭所述第一晶体管、所述第二晶体管及所述电流源并开启所述第三晶体管来配置。
48.如权利要求47所述的装置，其特征在于，在所述高电压状态的所述终端电阻藉由Rl与R3的等效并联电阻来设定，且其中在所述低电压状态的所述终端电阻藉由R2的电阻来设定。
49.一种可配置驱动器装置，包括: 第一晶体管，所述第一晶体管的第一端子耦合于电源电压，其中所述第一晶体管的栅极用以接收偏置电压； 电流源，耦合于所述第一晶体管的第二端子， 第一可变电阻器，所述第一可变电阻器的第一端耦合于所述第一晶体管的第二端子； 第二晶体管，所述第二晶体管的第一端子接地； 第二可变电阻器，所述第二可变电阻器的第一端耦合于所述第二晶体管的第二端子，而所述第二可变电阻器的第二端耦合于第一节点；以及 第三晶体管，所述第三晶体管的第一端子耦合于所述第一可变电阻器的第二端，而所述第三晶体管的第二端子耦合于所述第一节点； 其中所述第二晶体管的栅极及所述第三晶体管的栅极用以接收输入信号，且其中所述第一节点耦合于通信通道以便传送信号至接收器；以及 其中所述装置的电压摆幅及终端电阻可藉由调整所述第一可变电阻器的电阻及所述第二可变电阻器的电阻来配置。
50.如权利要求49所述的装置，其特征在于，所述装置的所述电压摆幅还通过所述偏置电压来定义。
51.如权利要求49所述的装置，其特征在于，所述电流源可配置成调整所述第一晶体管的过驱动电压 。
【文档编号】G06F1/00GK103582853SQ201280025948
【公开日】2014年2月12日 申请日期:2012年6月22日 优先权日:2011年6月30日
【发明者】S·冈德, R·伊萨克, A·鲁贝格 申请人:晶像股份有限公司