管理存储器模块中的操作状态数据的制作方法与工艺

本发明的示例性和非限制性示例一般地涉及存储器存储系统，并且更具体地涉及由存储器模块控制器来进行用于存储器模块的操作状态数据的存储的管理/配置。

背景技术：
本节意图提供在权利要求中叙述的本发明的背景或上下文。本文中的描述可以包括追寻的概念，但不一定先前设想、实现或描述的那些。因此，除非在本文中另外指明，在本节中描述的内容不是本申请中的说明书和权利要求的在先技术，并且不会通过包括在本节中而被承认为在先技术。如下定义在本说明书和/或附图中可以找到的以下缩写：ASIC专用集成电路CPU中央处理单元DMA直接存储器存取DRAM动态随机存取存储器eMMC嵌入式多媒体卡exFAT扩展文件分配表HW硬件IO输入输出JEDEC电子器件工程联合委员会LBA逻辑块地址MMM,MM大容量存储器模块或存储器模块MMC多媒体卡MMCO存储器模块控制器MRAM磁性随机存取存储器OS操作系统P2L物理至逻辑PCRAM相变随机存取存储器RAM随机存取存储器RRAM电阻性随机存取存储器SATAIO串行高级技术附件国际组织SCSI小型计算机系统接口SD安全数字SM系统存储器或主机系统存储器SRAM静态随机存取存储器SSD固态驱动器SW软件UFS通用闪存当前存在各种类型的基于闪速的大容量存储器。大容量存储器的基本前提是将闪速技术复杂性从主机系统隐藏。诸如eMMC的技术是一个示例。被管理的NAND类型的存储器可以是例如eMMC、SSD、UFS或microSD。图1A再现了来自JEDECSolidStateTechnologyAssociation(JEDEC固态技术协会)2007年6月的JEDECStandard,EmbeddedMultiMediaCard(eMMC)ProductStandard,HighCapacity,JESD84-A42的图2，并且示出了eMMC的功能方框图。除闪速存储器本身之外，JEDECeMMC还包括管理MMC通信协议的智能板上控制器。该控制器还处理诸如逻辑块分配和磨损找平的块管理功能。接口包括时钟(CLK)输入。还包括命令(CMD)输入，其为被用于设备初始化和命令传输的双向命令通道。命令被从总线主控器发送到设备，并且响应被从设备发送到主机。还包括双向数据总线(DAT[7：0])。DAT信号在推挽模式下操作。作为默认，在上电或RESET之后，只有DAT0被用于数据传输。存储器控制器可以使用DAT[3:0](4位模式)或DAT[7：0](8位模式)来配置用于数据传输的更宽数据总线。在Chuan-ShengLin和Lan-RongDung在IEEETransactionsofMagnetics,Vol.43,No.2,2007年2月,pp.933-935中的“ANANDFlashMemoryControllerforSD/MMCFlashMemoryCard”中(下文称为Lin等人)描述了闪速存储器控制器构造的一个非限制性示例。图1B再现了Lin等人的图1，并且示出了用于SD/MMC卡的NAND闪速控制器架构的总体方框图。所示的特定控制器碰巧使用w位并行Bose-Chaudhuri-Hocquengham(BCH)纠错码(ECC)，其被设计成与代码分页机制相结合地修正闪速存储器的随机位差错。

技术实现要素：
根据本发明的第一方面，一种方法，包括：由大容量存储器模块的存储器模块控制器来动态地管理用于操作存储器模块控制器的操作状态数据的全部或一部分到包括在大容量存储器模块的存储器中和主机设备的主机系统存储器中的扩展随机存取存储器中的存储；以及由存储器模块控制器在从大容量存储器模块的关断或睡眠状态唤醒之后从以下各项中的一个或多个读取操作状态数据的至少一部分：扩展随机存取存储器和非易失性大容量存储器，以恢复存储器模块控制器的操作状态。根据本发明的第二方面，一种设备，包括大容量存储器模块，其包括扩展随机存取存储器以及主机设备中的主机系统存储器的一部分；以及存储器模块控制器，其被配置成动态地管理用于操作存储器模块控制器的操作状态数据的全部或一部分到包括在大容量存储器模块的存储器中和主机设备的主机系统存储器中的扩展随机存取存储器中的存储，并且被配置成在从大容量存储器模块的关断或睡眠状态唤醒之后从以下各项中的一个或多个读取操作状态数据的一部分：扩展随机存取存储器和大容量存储器模块的非易失性大容量存储器，以恢复存储器模块控制器的操作状态。附图说明在附图中：图1A再现了来自JEDECSolidStateTechnologyAssociation(JEDEC固态技术协会)2007年6月的JEDECStandard,EmbeddedMultiMediaCard(eMMC)ProductStandard,HighCapacity,JESD84-A42的图2，并且示出了eMMC的功能方框图；图1B再现了Lin等人的图1，并且示出了用于SD/MMC卡的NAND闪速控制器架构的总体方框图的示例；图2是与大容量存储器设备相连的主机设备的简化方框图，并且有助于描述本发明的示例性实施例；图3是描述在共同转让美国专利申请No.12/455,763中描述的本发明的实施例的信号/消息流程图，其中，图2的大容量存储器设备能够进行主机设备的RAM的分配、使用和去分配；图4是描述在共同转让美国专利申请No.12/455,763中描述的本发明的另一实施例的信号/消息流程图，其中，图2的大容量存储器设备具有内置文件系统；共同地称为图5的图5a和5b是根据本发明的实施例的主机设备和大容量存储器模块的表示；图6是图示出根据本发明的示例性实施例的方法的操作和在计算机可读存储器上体现的计算机程序指令的执行结果的逻辑流程图；图7a和7b是诸如部分DRAM14G的系统资源的利用被禁用(图7a)或启用(图7b)时的存储器模块中的存储器模块控制器的存储器映射的示例；图8是示出与由存储器模块控制器对来自主机设备的命令(或命令中的属性)进行响应有关的图6中的流程图所示的实施例的图；以及图9示出了被体现为无线通信设备时的主机设备的一个示例性实施例的方框图。具体实施方式对本发明的示例性实施例的随后描述有意义的是通过引用结合到本文中的OlliLuukkainen、KimmoMylly和JaniHyvonen的2009年6月4日提交的共同转让美国专利申请No.12/455,763、“ApparatusandMethodtoShareHostSystemRAMwithMassStorageMemoryRAM”。在详细地描述本发明的示例性实施例之前，回顾此共同转让美国专利申请No.12/455,763的描述的至少一部分将会是有用的。如所陈述的，目前大多数大容量存储器提供基于LBA的存取，例如，eMMC和不同类型的外部存储器卡，诸如SD。然而，情况还可能是整个文件系统(FS)SW被嵌入在大容量存储器设备中。当在诸如移动无线通信设备的高容量消费设备中使用大容量存储器时，一个重要考虑因素是成本，并且影响成本的一个因素是大容量存储器设备本身中的RAM的量。另一重要考虑因素是性能。总体性能取决于许多因素。例如，针对冗长(耗时)的操作(特别是如果大容量存储器设备包括整个文件系统SW的话)，在大容量存储器设备中包括相当大量的RAM将是有利的。然而，这可能对成本具有负面影响。情况可能是系统上下文(元数据)将被存储在大容量存储器设备的闪速存储器中。然而，这种方法具有多个关联缺点。例如，反复地将系统上下文(元数据)写入大容量存储器设备引起可能影响大容量存储器设备的可用寿命的磨损问题。并且，将数据写入闪速存储器可能是相对缓慢的过程。另一重要考虑因素是功率效率。为了提供良好的功率效率，大容量存储器优选地在不需要时被关断(断电)(还意味着设备的内部RAM优选地也被关断)。然而，并且假设RAM本质上是易失性的，则当功率被从RAM去除时，存储在RAM中的无论什么数据都丢失。为了然后在上电之后执行重新初始化，需要恢复所有所需信息(例如，逻辑至物理映射信息和/或文件系统结构)。LBA大容量存储器的完全重新初始化可能要求相当大量(且值得用户注意)的时间(例如，在SD卡的情况下多达一秒)，并且整个文件系统初始化(如果文件系统存在于大容量存储器中)可能花费甚至更长时间。因此，期望的是在断电/上电循环内保持内部设备上下文。图2示出了经由大容量存储器总线(MSMB)18与大容量存储器20相连的主机系统或设备10的简化方框图。MSMB18可以与任何适当的大容量存储器接口标准，作为两个非限制性示例，诸如MMC或UFS兼容。MSMB18可以包括信号线，诸如在图1A中针对eMMC实施例所示的那些。主机设备10包括至少一个控制器，诸如根据存储程序指令进行操作的CPU12。程序指令可以被存储在RAM14中或另一存储器或几个存储器中。CPU12经由至少一个内部总线17与RAM14和MSMB接口(I/F)16相连。MSMB接口16可以包括存储器控制器(MC)，或者可以与跟CPU12相关联的MC单元耦合。作为几个非限制示例，主机设备10可以是计算机、蜂窝式电话、数字式照相机、游戏设备或PDA。请注意，RAM14可以是任何读/写存储器或存储器设备，诸如半导体存储器或基于磁盘的存储器。大容量存储器20包括微控制器，或者更简单地控制器22，其经由至少一个内部总线27与易失性RAM24、非易失性大容量存储器26(例如，多千兆字节闪速存储器大容量存储)和MSMB接口(I/F)28连接。控制器22根据存储的程序指令进行操作。该程序指令可以被存储在RAM24中或ROM中或大容量存储器26中。作为非限制性示例，可以将大容量存储器20体现为MMC、eMMC、UFS或SD设备，并且其可以在主机设备10外部(用插头插入主机设备10)或者安装在主机设备10内。请注意，在某些实施例中，大容量存储器26可以存储文件系统(FS)26A。在这种情况下，然后，RAM24可以存储FS相关元数据24A，诸如包括位图、文件分配表数据和/或其他FS关联信息的一个或多个数据结构。在共同转让美国专利申请No.12/455,763中描述的本发明的实施例提供了用以与大容量存储器设备20共享主机设备10的RAM14的技术。可以假设主机设备10(例如，移动式计算机、蜂窝式电话、数字式照相机、游戏设备、PDA等)具有分配RAM14和将其去分配的能力。可以动态地执行RAM14的分配，或者其可以静态地执行。可以响应于在主机设备10处接收到的请求或由主机设备10主动地执行RAM的一部分的分配。在共同转让美国专利申请No.12/455,763中描述的本发明的实施例中，提供了用于大容量存储器20(经由MSMB18连接到主机CPU12)的RAM14分配，如果大容量存储器20具有扩展其自己的RAM24空间的需要的话和/或如果大容量存储器20具有对非易失性RAM(其内容在大容量存储器20被断电时不丢失)的需要的话。大容量存储器20还可以读和/或写(R/W)主机设备10中的分配RAM14。可以通过对用来经由适当大容量存储器协议与大容量存储器20通信的命令集的扩展来实现分配/去分配和R/W存取方法。根据在共同转让美国专利申请No.12/455,763中描述的本发明的某些实施例，大容量存储器设备20提供有用以中断/发送消息到主机设备10以发起RAM14中的空间分配的机制。中断/消息是通过MSMB18发送的，并且可以视为对当前命令集的扩展。参考图3，在操作3-1期间发送分配存储器命令。如果分配请求成功(在操作3-2期间指示)，使得控制器22能够用主机设备10的RAM14来扩展其自己的RAM24。大容量存储器设备20可以例如使用RAMWRITE命令将大型表格存储到RAM14中，或者其可以使用RAMREAD命令从主机设备RAM14获取数据。读或写操作被示为交错操作3-3、3-4、3-5、3-6、...、3-(N-1)、3-N。当大容量存储器设备20完成与RAM14的操作时，其可以使用另一命令来释放主机设备RAM14，所述另一命令请求主机10RAM存储器被去分配(操作3-(N+1))。图4图示出在共同转让美国专利申请No.12/455,763中描述的另一示例性实施例，其将主机系统RAM14用于具有内置文件系统、诸如图2中所示的FS26A的大容量存储器26。首先，主机系统10向大容量存储器设备20发送SHUTDOWN命令(操作4-1)。接下来，大容量存储器设备20分配来自主机10的RAM14且然后将所有极重要的‘静态’文件系统相关数据(元数据24A)加载(使用RAMWRITE命令存储)到主机RAM14中(操作4-2)。本文中的‘静态’数据可以是例如各种位图，诸如exFAT或ext3文件系统中的分配位图。此数据可以被主机设备的CPU12(控制器)处理(例如，分类、布置和过滤中的至少一个)，并且可以包括来自大容量存储器26中的许多扇区的数据。大容量存储器设备20然后可以发送关断OK指示(操作4-3)。主机10可以从大容量存储器设备20去除功率，并且设备20可以在物理上被从MSMB18去除。当主机设备10需要从大容量存储器设备20获得某些数据/向大容量存储器设备20中放入某些数据时，执行大容量存储器设备20的重新初始化(操作4-4、4-5、4-6)。可以通过使用来自RAM14的经分类/布置/过滤的读取数据来加速大容量存储器26(和文件系统26A)的重新初始化。当重新初始化操作完成时，大容量存储器设备20可以将主机设备10中所使用的RAM14去分配，或者可以不将RAM14去分配，从而预留RAM空间以供大容量存储器设备20将来使用。在某些实施例中，主机RAM14的分配可以以不同方式发生。例如，主机设备10可以动态地分配RAM14，并且将指向分配的RAM的‘指针’传递至大容量存储器设备20。其然后直至大容量存储器设备20的控制器22，由其确定如何利用所分配的主机RAM14。请注意，在本实施例中，可以不将来自大容量存储器设备20的明确分配请求发送到主机设备10。替代地，主机设备10可以自己主动地分配RAM14的一部分，诸如当其首先检测到大容量存储器设备20的存在时。当然，如果初始分配对于控制器22的需要是不足的，则可以使用大容量存储器设备20与主机设备10之间的后续信令来改变所分配RAM14的大小。作为RAM14分配的另一示例，可以由主机10以静态方式来分配RAM14的一部分，并且大容量存储器设备20然后当每次其需要扩展RAM24时简单地使用RAM14的相同部分。在这种情况下，大容量存储器设备20可能已具有所分配RAM14的位置/大小的知识，并且不需要从主机设备10发送指针。请注意，虽然情况通常可以是大容量存储器设备20将接收主机存储器的分配以存储易失性RAM24的内容，通常，该分配可以是用于存储用于包含在大容量存储器设备20内的任何读/写存储器的数据。因此已提供了在共同转让美国专利申请No.12/455,763中描述的本发明的各种非限制性和示例性实施例的概述，现在进行本发明的示例性实施例的描述。在被管理NAND存储器(例如，eMMC、SSD、UFS、microSD)中，存储器控制器(诸如图2中所示的控制器22)维护闪速管理功能，诸如坏块管理和磨损找平。在典型的低成本实施方式中，在被管理NAND中仅存在小的输入/输出(IO)缓冲器SRAM。被嵌入诸如SSD的较高端被管理NAND中的控制器中，可以存在几十至几百兆比特的离散DRAM作为高速缓存器。将来，诸如MRAM的某些新存储器技术也可以充当非常快速的非易失性高速缓存器。控制器中的嵌入式存储器并不足以存储模块所需的所有运行时间数据，因此在模块的非易失性存储器(例如NAND)中存储/镜像运行时间数据的某个部分。这也是避免突然断电情况下的(操作)数据的损失所需的。如果与类似于SRAM/DRAM/MRAM的典型易失性/非易失性执行存储器相比，诸如NAND的非易失性大容量存储器对于存储/读取此类数据而言是非常缓慢的。这对存储器模块的操作引起延迟。例如，在上电之后，需要从NAND对整个大容量存储器子系统进行重新初始化，并且这可以花费达到1s的时间(例如eMMC、SD、SATAIO设备)。可以对图5进行参考，其中，参考图2描述的那些部件被相应地编号。在图5a和5b中，分配系统RAM(例如，DRAM)14的一部分14G以供大容量存储器模块20(在这里，在非限制性实施例中被描述为UFS存储器模块或存储器模块)使用。主机设备10包括能够被体现为CPU12的应用处理器。被应用处理器12包括或被耦合到应用处理器12的可以是用于DRAM14的DRAM控制器11。还呈现了上述大容量存储器模块20(例如，UFS)主机控制器13。可以将主机控制器13体现为CPU12，或者可以将其体现为单独设备。大容量存储器模块(MMM)20(在本文中也称为存储器模块MM，20)可以例如经由总线(例如，类似于图2中所示的大容量存储器总线18)通过接口22a连接到主机设备。并且，存储器模块20可以是如图5a中所示的主机设备10的一部分，或者其可以是如图2中所示的单独设备。此外，存储器模块20可以包括具有为存储器控制器分配的部分26A的非易失性存储器(例如，NAND)26(或大容量存储器)和具有SRAM24的存储器控制器22。出于本发明的目的，可以将系统DRAM14的部分14G和SRAM24视为扩展随机存取存储器。应注意的是存储器控制器22的执行存储器24和/或主机系统存储器14可以是非易失性存储器，诸如MRAM、PCRAM和/或RRAM。图5b显示系统DRAM14存储操作系统(OS)14a和应用程序(应用程序)14b。系统DRAM14通常还存储与文件系统(OS的一部分)相关联的文件系统高速缓存14c。在图5b的实施例中，系统DRAM14的一部分被分配为转移缓冲器14d。系统DRAM14的另一部分被分配为存储存取列表14F。还包括为存储器模块20分配的DRAM部分14G，并且可以针对存储器模块20将操作状态数据移动至其中。共同转让美国专利申请No.12/455,763还描述了使得存储器模块能够利用系统DRAM存储数据和读取数据(例如，参见以上图3—4)。还可以在本文所述的实施例中使用该特征来使得大容量存储器模块例如能够将其状态存储到系统DRAM中，然后睡眠/断电，并且在唤醒/上电之后快速地读回之前状态。在被管理NAND环境中，可以由大容量存储器模块20本身且特别是由存储器模块控制器22而不是由主机设备10来注意操作状态的此存储和读取，因为存储器模块本身知道需要存储哪些数据和运行时间数据的哪个部分被允许丢失，例如在断电期间。提出了用于在存储器模块20和主机系统存储器(例如，DRAM14)的各种操作模式/条件期间由存储器模块控制器(例如，图5a中所示的存储器模块控制器22)进行管理和配置以便将用于操作存储器模块控制器的操作状态数据存储到包括在主机系统存储器中(例如，DRAM14)和存储器模块中的扩展随机存取存储器中的新方法和设备。本质上，存储器模块控制器作为如本文所述的数据传输的主控器进行操作。操作状态数据通常包括状态信息、逻辑至物理(L2P)映射表和寄存器设置中的一个或多个。存储器模块控制器在从大容量存储器模块的关断或睡眠状态唤醒之后能够从扩展随机存取存储器和/或从非易失性大容量存储器读取操作状态数据的至少一部分以恢复存储器模块控制器的操作状态。该读取可以基于大容量存储器模块的设置或基于能够优先于大容量存储器模块的设置的来自主机设备的命令或命令属性。替换地，该设置可以优先于来自主机设备的命令或属性。大容量存储器模块的设置可以是在外面可见的寄存器设置(例如，对DRAM的存取被禁用/启用)或只有存储器模块控制器可见的内部设置，例如，从哪个源(扩展随机存取存储器或闪速存储器)加载操作状态数据将是最高效的信息。还应注意的是来自主机(在初始化阶段)的命令/属性可以优先于大容量存储器模块中的上述内部设置，例如通过拒绝对主机设备中的DRAM的存取(受损害数据情况)，或者替换地，该命令可以指示大容量存储器模块可自由地从任何源进行初始化。此外，可以将操作状态数据至少划分成高优先级数据(例如，至少状态信息和可能某个L2L映射表)和低优先级数据(例如，寄存器设置)，使得高优先级数据被存储在扩展随机存取存储器的DRAM部分14G中。但是也可以使用不止两个优先级水平以便将操作状态数据分类，例如可以将最低优先级数据存储在非易失性存储器的部分26A中。用于此类数据传输的基本原理是基于通过相对缓慢的非易失性存储器26每当可能时利用存储器模块20中和主机设备10的主机系统存储器(DRAM部分14G)中的快速扩展随机存取存储器。这可以获得快速唤醒和节省功率的优点，因为能够更频繁地使存储器模块断电。图6示出了图示出进一步根据如本文所述的本发明的示例性实施例的方法的操作和在计算机可读存储器上体现的计算机程序指令的执行结果的逻辑流程图。应注意的是图6中所示的顺序不是绝对要求的，因此在原则上，可以不按照所示顺序来执行各种步骤。并且，可以跳过某些步骤，可以添加或取代不同的步骤，或者可以在单独的应用中执行所选步骤或步骤组。在根据示例性实施例的方法中，如图6中所示，在第一步骤70中，存储器模块控制器(MMCO)，例如存储器模块控制器22，动态地管理/配置将用于操作MMCO的操作状态数据存储到以下各项中的一个或多个中：包括在存储器模块(MM)20(例如，SRAM24)和主机系统存储器(或者系统存储器SM)14(例如，专用部分14G)中的扩展随机存取存储器(ERAM)，以及非易失性存储器(例如，MM20中的NAND存储器26的专用部分26A)中。例如，如果使得MM和SM两者能够在正常条件下操作，则可以基于预定义规则来配置该存储。可以将类似于状态信息的重要(高优先级)数据以及所有或部分逻辑至物理(L2P)映射表存储到(写入)ERAM的DRAM部分14G中，并将较低优先级数据存储到ERAM的SRAM24部分中，但是可以将最低优先级数据(例如，寄存器设置)存储在非易失性存储器26中(例如，部分26A中)。还可以将操作状态数据的某些高优先级数据作为存储在DRAM部分14G中的数据的副本存储在非易失性存储器26中(并且可能在SRAM22中)。此外，可以由MMCO22自动地使用预定默认布置来配置MM20和SM14两者的此存储布置。此外，图6中的流程图示出了3个场景，其可以触发由MMCO22来重配置在步骤70中确立的存储布置。在一个场景中，在步骤71中，存储器模块20将被禁用，例如将要关断或睡眠。换言之，存储器模块可以接收以下指示中的至少一个：来自主机设备的断电指示和/或进入睡眠/休眠模式命令/状态变化，或者在存储器模块中的某个定义超时之后自动地进入睡眠/休眠模式。在下一步骤72中，MMCO重配置将操作状态数据存储在SM(DRAM部分14G)中且可能在MM20的非易失性存储器(NAND26)中。例如，MMCO22可以在DRAM部分14G中添加(写入)附加操作状态数据(如果可能的话)(例如，至DRAM部分14G的最大容量)并更进一步在非易失性存储器中对高优先级数据进行备份(复制)。并且，可以将诸如寄存器设置的低优先级数据存储在非易失性存储器部分26A中(如果未存储在DRAM部分14G中的话)。可以由MMCO22基于针对在步骤71中所述的情况预定义的程序自动地执行步骤72。在下一步骤73中，启用MM(上电/唤醒)。在下一步骤74中，MMCO至少读取(在初始化期间)存储在DRAM部分14G中的操作状态数据以恢复MMCO22的操作状态。并且，如在步骤72中所述的存储在非易失性存储器部分NAND26A中的信息可能被用于恢复MMCO22的操作状态。在另一场景中，在步骤75中，MMCO22确定(例如，接收来自主机设备的命令或包括在该命令中的属性)主机设备10的SM(DRAM部分14G)不可用和/或将被禁用和/或存储在DRAM部分14G中的数据被损坏。然后，在下一步骤76中，MMCO22可以在主机设备中的SM变得不可用/被禁用之前将来自DRAM部分14G的操作状态数据存储到非易失性存储器26A和/或MM20的SRAM22中。如果存储在SM中的操作状态数据被损坏，则MMCO22可以从非易失性存储器(NAND26)恢复/重新构建所需信息，如果该数据在SRAM22中不可用的话。在下一步骤77中，启用主机设备中的SM(作为到M20的信号的上电/唤醒)。在下一步骤78中，MMCO22重配置将至少重要的操作状态数据存储到SM(DRAM14)中(如在步骤70中)。在另一场景中，在步骤79中，将禁用存储器模块20和SM14，例如关断或进入睡眠。例如，主机设备可以发布总关断的命令。在下一步骤80中，MMCO重配置将操作状态数据存储在MM的非易失性存储器(NAND26)中。在下一步骤81中，启用(上电/唤醒)主机设备中SM14和存储器模块20两者。在下一步骤82中，MMCO使用存储在MM的非易失性存储器(NAND26)中的信息来配置恢复和存储操作状态数据，与在步骤70中类似。还请注意，此步骤可以包括大容量存储器模块使用在步骤80处存储在非易失性存储器中的所有或所选操作状态数据对其本身进行初始化。应注意的是可以由MMCO22基于来自主机设备10的命令(或命令中的属性)和/或使用其自己的判断来执行读和写步骤(例如，参见步骤72、76、80、74、78和82)。图7a—7b和8还图示出在图6的流程图中公开的不同实施例。例如，图7a和7b示出了诸如DRAM部分14G的系统资源利用被禁用时(图7a)和系统资源的利用被启用时(图7b)的MM20中的MMCO22的存储器映射图的示例。图7a(当DRAM部分14G不可存取/被禁用时)提供用于非易失性存储器部分，诸如在图5中所标识的NAND部分26A和SRAM24的操作细节。如图7a中所示，在左侧示出的NAND部分26A可以存储小启动部，将从其加载第一代码片以对存储器模块控制器22进行初始化。SRAM24可以提供所需代码的运行时间执行存储器存储以运行MM20并至少存储类似于P2L映射数据的元数据片。并且，在右侧示出的NAND部分26A可以是用于MMCO22的分页存储器，如果不存在足以存储整个P2L映射表的SRAM24的话；并且，NAND部分26A可以是用于寄存器和P2L映射表的永久存储器。图7b(当DRAM14G可存取/被启用时)提供用于在图5中标识的DRAM部分14、NAND部分26A、以及SRAM24的操作细节，其中，SRAM24和DRAM14G形成扩展随机存取存储器。如图7b中所示，在左侧的NAND部分26A可以存储小启动部，将从其加载第一代码片以对存储器控制器进行初始化。另外，NAND部分26A可以存储信息，根据该信息，将有益于在功率循环之后重新初始化SRAM24(如在图7a中)可以提供所需代码的运行时间执行存储器存储以运行MM20，并存储至少类似于P2L映射数据的元数据片。在右侧的NAND部分26A也可以主要是用于寄存器和P2L映射表的永久存储器。与图7a的主要差别是现在处于DARM部分14G的被启用状态，其变成SRAM24的扩展部分(形成扩展随机存取存储器)以便存储运行时间数据，例如状态信息、P2L映射表等，尤其是在功率循环之后尽快地对MMCO22进行重新初始化所需的数据。应注意的是图7a和7b中所示的区域26A也可以相互挨着。还可以至少部分地用嵌入MMCO中的某个启动ROM来实现左侧。还应注意的是MMCO的存储器映射图也可以是一种虚拟映射图，不是物理的(如图7a和7b中所示)。图8举例说明使MMCO22的操作与来自主机设备10的命令(或命令中的属性)相关的图6中的流程图中所示的实施例的另一方面。如果主机设备10(例如，其CPU12)知道DRAM部分14G中的数据已被损坏，则其可以向MM20发送命令以拒绝从主机系统存储器DRAM部分14G的读取，因此迫使MMCO22针对MM20中的任何设置从类似于NAND部分26A的非易失性存储器进行读取。然后，从NAND部分26A读取MMCO22的操作状态。如果主机设备10(CPU12)未对从DRAM部分14G的读取施加任何限制，则从DRAM部分14G且可能从NAND部分26A(用于低优先级数据)读取MMCO22的操作状态。应注意的是由主机设备10发送到存储器模块20(例如，通过如图5a中所示接口22a)的命令/属性可以在存储器模块控制器22上具有不同的执行水平。例如，用于拒绝从主机系统存储器、即从参考图8的DRAM部分14G读取的命令可以具有高执行水平。同样地，禁止在主机系统存储器中写入(例如，没有额外空间可用)与操作状态数据有关的附加信息的主机设备的另一命令或命令中的属性也可以是不能被MMCO22越过的高执行水平命令。主机设备的低执行命令/属性的示例可以是当其启用14G的利用(或者不将其禁用)时，让MMCO自己进行判定。低执行命令/属性还可以是主机设备的断电指示，使得MMCO能够进行是否用状态数据来执行读/写操作的判定。图9图示出与在图6中被简单地称为存储卡20的大容量存储器设备20一起使用的主机设备10的一个非限制性实施例。大容量存储器设备20可以是可移动的，或者可以将其嵌入设备10中。在本示例性实施例中，主机设备10被体现为在平面图(左)和剖视图(右)两者中示出的用户设备(UE)。在图9中，主机设备(UE)10具有图形显示接口120和用户接口122，其被视为键盘但也应该理解为涵盖图形显示接口120处的触摸屏技术和在麦克风124处接收到的语音识别技术。功率致动器126控制设备被用户开启和关掉。示例性UE10可以具有照相机128，其被示为是面朝前的(例如，用于视频呼叫)，但是可以替换地或另外是面朝后的(例如用于捕捉图像和视频以用于本地存储)。照相机128被快门致动器30且可选地被变焦致动器32控制，其可以替换地在照相机128未处于活动模式时充当用于扬声器34的音量调整。作为示例，可以在照相机应用的控制下将由照相机128捕捉的图像数据存储在大容量存储器设备20中，并且因此其可以受益于本发明的实施例的使用。作为另一示例，可以在音频应用的控制下将由麦克风124捕捉的音频数据存储在大容量存储器设备20中，并且因此其也可以受益于本发明的实施例的使用。在图9的剖视图内看到通常被用于蜂窝式通信的多个发射/接收天线36。天线36可以是多带以便用于UE中的其他无线电。用于天线36的可操作地平面被用阴影示为跨越被UE外壳包围的整个空间，但在某些实施例中，地平面可以局限于较小区域，诸如设置在上面形成有功率芯片38的印刷布线板上。功率芯片38控制正在被发射的信道上和/或跨越在使用空间分集的情况下同时地进行发射的天线的功率放大，并且将接收信号放大。功率芯片38将已放大接收信号输出到射频(RF)芯片40，其对信号进行解调和向下变频以用于基带处理。基带(BB)芯片42检测然后被转换成比特流且最后被解码的信号。针对在主机设备10中生成且从主机设备10发射的信号相反地发生类似处理。到照相机128和来自照相机128的信号可以通过对各种图像帧进行编码和解码的图像/视频处理器44。还可以存在单独音频处理器46，其控制到和来自扬声器34和麦克风124的信号。图形显示接口120被按照用户接口芯片50的控制从帧存储器48刷新，用户接口芯片50可以处理到和来自显示接口20的信号和/或另外处理来自键盘22和其他地方的用户输入。UE10的某些实施例还可以包括一个或多个辅助无线电，诸如无线局域网无线电WLAN37和蓝牙无线电39，其可以在芯片上结合天线，或者耦合到在芯片之外的天线。遍及整个设备的是各种存储器，诸如随机存取存储器RAM，其可以包括系统DRAM14、只读存储器ROM45以及在某些实施例中的可移动存储器，诸如可以在其上面存储各种程序和数据的所示存储卡20。在UE10内的所有这些部件被诸如电池49的便携式电源正常地供电。如果被体现为UE10中的单独实体，处理器38、40、42、44、46、50可以以与主处理器(CPU)12的从属关系进行操作，主处理器(CPU)12然后可以与它们成主机关系。可以跨如所示地各种芯片和存储器部署某些实施例，或者在将上文针对图9所述的某些功能组合的另一处理器内部署实施例。图9的任何或所有这些处理器访问各种存储器中的一个或多个，所述存储器可以与处理器一起在芯片上，或者可以与具有处理器的芯片分离。请注意，可以将上文所述的各种集成电路(例如，芯片38、40、42等)组合成比所述更少的数目，并且在最紧凑的情况下，可以全部在物理上在单个芯片内体现。在本示例性实施例中，UE10的CPU12(主机设备)用如上文相对于图5a和5b所述的存储卡20(大容量存储器设备)进行操作，使得能够将存储卡20扩展至使用如上所述的UE10的系统动态RAM14的至少一部分。一般地，可以用硬件或专用电路、软件、逻辑或其任何组合来实现各种示例性实施例。例如，可以用硬件来实现某些方面，同时可以用可以由控制器、微处理器或其他计算设备执行的软件或固件来实现其他方面，虽然本发明不限于此。虽然可以作为方框图、流程图或使用某个其他图形表示来示出和描述本发明的示例性实施例的各种方面，但应很好地理解的是作为非限制性示例，可以用硬件、软件、固件、专用电路或逻辑、通用硬件或控制器或其他计算设备或其某种组合来实现本文所述的这些方框、设备、系统、技术或方法。因此应认识到的是可以在诸如集成电路芯片和模块的各种部件中实施本发明的示例性实施例的至少某些方面，并且可以在被体现为集成电路的设备中实现本发明的示例性实施例。集成电路可以包括用于体现可配置成从而根据本发明的示例性实施例进行操作的数据处理器、数字信号处理器、基带电路和射频电路中的至少一个或多个的电路(以及可能的固件)。当结合附图来阅读时，鉴于前述描述，对本发明的前述示例性实施例的各种修改和变更将变得对于本领域的技术人员而言显而易见。然而，任何和所有修改仍落在本发明的非限制性和示例性实施例的范围内。应注意的是术语“连接”、“耦合”或其任何变体意指两个或更多元件之间的直接或间接的任何连接或耦合，并且可以涵盖被“连接”或“耦合”在一起的两个元件之间的一个或更多中间元件的存在。元件之间的耦合或连接可以是物理的、逻辑的或其组合。如在本文中所采用的，可以通过一个或多个导线、电缆和/或印刷电连接的使用以及电磁能的使用而将两个元件“连接”或“耦合”在一起，作为多个非限制性和非排他性示例，所述电磁能为诸如具有在射频区、微波区和光学(可见和不可见两者)区中的波长的电磁能。应注意的是可以单独地、组合或选择性地组合使用本文所述的各种非限制性示例以用于特定应用。此外，可以在没有其他所述特征的相应使用的情况下有利地使用上述非限制性实施例的各种特征中的某些。因此应将前述描述视为仅仅说明本发明的原理、教导和示例性实施例，并且不对其进行限制。应理解的是上述布置仅仅说明本发明的原理的应用。在不脱离本发明的范围的情况下，本领域的技术人员可以设计许多修改和替换布置，并且所附权利要求意图覆盖此类修改和布置。