半导体存储系统及其操作方法

半导体存储系统及其操作方法
【专利摘要】一种被配置成经由通道交换信号的半导体存储系统，可以包括：存储器控制器件，其被配置成具有多个通道；多个存储器件，其被配置成与多个通道中的每个通道连接，其中，多个通道共享多个存储器件中的至少一个。
【专利说明】半导体存储系统及其操作方法
[0001]相关申请的交叉引用
[0002]本申请要求2012年12月13日提交的申请号为10-2012-0145329的韩国专利申请的优先权，其全部内容通过引用合并于此。
【技术领域】
[0003]本发明的示例性实施例涉及一种半导体设计技术，更具体而言，涉及一种经由通道交换信号的半导体存储系统及其操作方法。
【背景技术】
[0004]包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)的半导体器件正沿着各种方向发展以满足用户的需求，并且半导体器件的封装技术的发展也在进行中。近来，作为封装技术中的一种，提出了多芯片封装(MCP)。根据多芯片封装，多个半导体芯片被封装来配置成单个芯片，其中，可以利用存储芯片的存储功能来增加存储容量、或者利用半导体芯片的各种非存储功能来改善所期望的性能。多芯片封装可以根据其配置而分类为单层型多芯片封装和多层型多芯片封装。在单层型多芯片封装中，多个半导体芯片并排配置在平面上。在多层型多芯片封装中，多个半导体芯片垂直地层叠。
[0005]以往，当多个半导体芯片被实施为多层型多芯片封装时，每个半导体芯片的输入/输出端子通过导线接合(wire bonding)来实施。然而,在利用导线接合时，由此实施的芯片会具有噪声并且在高速操作中具有缺陷。近来，已利用片上芯片(chip-on-chip)封装技术来替代导线接合。
[0006]根据片上芯片封装技术，每个半导体芯片具有凸块焊盘，所有半导体芯片的凸块焊盘的设置是相同的，从而半导体芯片可以通过相同设置的凸块彼此垂直地层叠和连接。当利用这种片上芯片封装技术时，可以实现高速操作，并且也可以减少功耗。另外，片上芯片封装技术可以使多芯片封装的整个面积最小化，因此，片上芯片封装技术是近来备受瞩目的技术之一。
[0007]图1是说明现有的半导体存储系统的框图。
[0008]参见图1，半导体存储系统包括存储器控制器件110和多个存储器件121至124。
[0009]存储器控制器件110与多个存储器件121至124传送/接收各种信号，其中，信号可以包括例如命令、地址、数据等。存储器控制器件110具有传送/接收这种信号的通道。在下文中，为了便于描述，作为实例，假设存储器控制器件110具有第一通道111和第二通道112，每个通道具有2n个传输线(这里的η是自然数)。另外，第一存储器件121和第二存储器件122被存储器控制器件110控制，并且第一存储器件和第二存储器件中的每个与第一通道111所包含的η个传输线连接。第三存储器件123和第四存储器件124也被存储器控制器件110控制，并且第三存储器件和第四存储器件中的每个与第二通道112所包含的η个传输线连接。
[0010]此外，作为用户针对存储器控制器件110的期望操作的输入的响应，存储器控制器件110控制多个存储器件121至124。在这种情况下，存储器控制器件110确定信号传送带宽并且选择和激活适当的通道。也就是说，根据存储器控制器件110的控制，可以设定成利用第一通道111和第二通道112这两个，或仅利用第一通道111和第二通道112中的任意一个。另外，可以将激活的通道的信号传送带宽设定成“η”或“2η”。
[0011]然而，当将每个通道的信号传送带宽设定成“η”时，也就是说，当仅利用第一存储器件121和第二存储器件122中的任意一个存储器件，并且仅利用第三存储器件123和第四存储器件124中的一个存储器件时，对于第一存储器件121至第四存储器件124所占用的面积的存储器件的利用率下降至50%或更少。
[0012]图2是说明现有的半导体存储系统的另一个实例的框图。
[0013]参见图2，半导体存储系统包括存储器控制器件210和多个存储器件220。图2中的半导体存储系统在多个存储器件220的数目上与图1中的半导体存储系统不同。也就是说，图2说明包括两个存储器件(即第一存储器件221和第二存储器件222)的情况。这里，第一存储器件221与第一通道211所包含的2η个传输线连接，并且第二存储器件222与第二通道212所包含的2η个传输线连接。
[0014]与图1相似，存储器控制器件210根据来自用户的期望操作的输入，来确定信号传送带宽，并选择和激活第一通道211和第二通道212中的一个。然而，在将每个通道的信号传送带宽设定成“η”时，仅利用与第一存储器件221连接的2η个传输线之中的“η”个传输线，且仅利用与第二存储器件222连接的2η个传输线之中的“η”个传输线，必须激活第一存储器件221和第二存储器件222这两个，因此对于信号传送带宽的存储器件的功耗会增加。

【发明内容】

[0015]各种实施例涉及提供一种半导体存储系统，其中，多个通道可以共享与存储器件连接的传输线。
[0016]此外，各种实施例涉及提供一种半导体存储系统的操作方法，半导体存储系统经由具有共享传输线的多个通道与存储器件传送/接收信号。
[0017]在一个实施例中，一种半导体存储系统包括:存储器控制器件，其被配置成具有多个通道；多个存储器件，其被配置成与多个通道中的每个通道连接。多个通道共享多个存储器件中的至少一个。
[0018]优选地，多个存储器件中的共享存储器件可以经由公共传输线与多个通道连接。
[0019]在一个实施例中，一种半导体存储系统的操作方法包括以下步骤:设定第一通道和第二通道的信号传送带宽；根据设定的结果将公共存储器件分配至第一通道和第二通道；以及允许存储器控制器件和包括公共存储器件的多个存储器件根据信号传送带宽经由第一通道和第二通道来执行信号传送/接收操作。
[0020]优选地，所述半导体存储系统的操作方法可以进一步包括根据设定的结果来判定是否激活多个存储器件的步骤。
[0021]在一个实施例中，一种半导体存储系统包括:多个存储器件，被配置成分别与多个通道连接；公共存储器件，被配置成与多个通道连接并且共享通道；以及存储器控制器件，被配置成经由多个通道与多个存储器件和公共存储器件传送/接收信号，并且具有用于控制是否激活公共存储器件的控制线。
[0022]优选地，存储器控制器件可以包括激活控制单元，上述激活控制单元被配置成响应于多个通道的信号传送带宽而经由控制线输出激活信号。
[0023]在一个实施例中，半导体存储系统包括:多个存储器件，其包括至少一个专用存储器件和至少一个公共存储器件；以及存储器控制器件，其被配置成经由多个通道中的至少一个与多个存储器件中的至少一个传送/接收信号，其中，多个通道中的每个通道具有与专用存储器件连接的专用传输线、和与公共存储器件连接的共享传输线，并且共享传输线由多个通道中的至少两个通道共享。
[0024]在一个实施例中，一种半导体存储系统的操作方法包括以下步骤:设定多个通道的信号传送带宽；根据多个通道的信号传送带宽将包括至少一个专用存储器件和至少一个公共存储器件的多个存储器件中的至少一个分配至多个通道；以及与分配的存储器件执行信号传送/接收，其中，多个通道中的每个通道具有与专用存储器件连接的专用传输线和与公共存储器件连接的共享传输线，并且共享传输线由多个通道中的至少两个通道共享。
[0025]根据本发明的一个实施例的半导体存储系统使多个通道能够共享与公共存储器件连接的传输线，并且能够经由具有共享传输线的多个通道在存储器控制器件与公共存储器件之间传送/接收信号。
【专利附图】

【附图说明】
[0026]图1是说明现有的半导体存储系统的框图；
[0027]图2是说明现有的半导体存储系统的另一个实例的框图；
[0028]图3A、图3B是说明根据本发明的一个实施例的半导体存储系统的框图；
[0029]图3C是说明根据本发明的一个实施例的半导体系统的框图；
[0030]图4是说明图3A和图3B所示的半导体存储系统的操作方法的流程图；以及
[0031]图5是说明根据本发明的另一个实施例的半导体存储系统的框图。
【具体实施方式】
[0032]下面，参照附图来更详细地描述各种实施例。另外，本发明可以用不同方式实施，不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本说明书充分且完整，并且向本领域技术人员充分传达本发明的范围。在本发明中，附图标记直接对应于本发明的各个附图及实施例中的具有相同标记的部件。还应当注意，在说明书中，“连接/耦合”不仅表示一个部件与另一个部件的直接耦合，还表示经由中间部件与另一个部件的间接耦合。另外，只要未在句子特意提及，单数形式可以包括复数形式。
[0033]图3A和图3B是说明本发明的一个实施例的半导体存储系统的框图。
[0034]参见图3A，半导体存储系统包括存储器控制器件310和多个存储器件320。
[0035]存储器控制器件310与多个存储器件320传送/接收各种信号，其中，信号可以包括例如命令、地址、数据等。存储器控制器件310具有用以与多个存储器件320传送/接收上述信号的多个通道。在下文中，为了便于描述，作为一个实例，假设存储器控制器件310具有第一通道311和第二通道312，每个通道具有最大信号传送带宽为2η个的传输线(这里的η是自然数)，如同图1和图2中所示的现有技术。然而，第一存储器件321与第一通道311所包含的2η个传输线之中的η个传输线连接，以便与存储器控制器件310传送/接收信号，并且第二存储器件322与第二通道312所包含的2η个传输线之中的η个传输线连接，以便与存储器控制器件310传送/接收信号。
[0036]第一通道311和第二通道312共享与公共存储器件323连接的其余的η个传输线，以便与存储器控制器件310传送/接收信号。这里，第一通道311所包含的其余的η个传输线可以与第二通道312所包含的2η个传输线之中的其余的η个传输线共同连接，据此第一通道311和第二通道312中的每个通道所具有的最大信号传送带宽为2η个传输线。
[0037]本发明的一个实施例以η个传输线为例进行描述,其中,η个传输线表不第一存储器件321、第二存储器件322以及公共存储器件323的最大信号传送带宽。它们可以根据设计而变化。在本发明的另一个实施例中，可以将公共存储器件323的最大信号传送带宽在数目上设定成2η，这意味着与公共存储器件323连接且被第一通道311和第二通道312共享的传输线的数目是2η，且而第一通道311和第二通道312的最大信号传送带宽在数目上可以是3η。另外，参见图3Β，可以独立地设计连接在第一存储器件321与公共存储器件323之间的信号传输线的一部分、以及连接在第二存储器件322与公共存储器件323之间的传输线的一部分。此外，图3C是说明本发明的一个实施例的半导体系统的框图。参见图3C，半导体系统包括数据控制器件330和多个数据传送/接收器件331至332。数据控制器件330具有多个通道。多个数据传送/接收器件340与多个通道中的每个通道连接。多个通道共享多个数据传送/接收器件340中的至少一个。多个数据传送/接收器件中的共享数据传送/接收器件经由公共传输线与多个通道连接。公共传输线包括多个通道中的每个通道的多个传输线的一部分。多个通道包括第一通道和第二通道，并且多个器件包括第一数据传送/接收器件331和第二数据传送/接收器件332。第一传送/接收器件331与第一通道311的多个传输线的一部分连接，并且传送信号至数据控制器件330或者接收来自数据控制器件330的信号。第二传送/接收器件332与第二通道312的多个传输线的一部分连接，并且传送信号至数据控制器件330或者接收来自数据控制器件330的信号。公共数据传送/接收器件333与第一通道311和第二通道312的其余传输线连接，并且传送信号至数据控制器件330或者接收来自数据控制器件330的信号。第一通道311的其余传输线和第二通道312的其余传输线分别经由公共传输线而彼此连接。信号从第一通道直接传送至第二通道312。存储器控制器件310与多个存储器件320传送/接收各种信号。图4是解释图3Α和图3Β的半导体存储系统的操作方法的流程图。
[0038]参见图3Α、图3Β以及图4，半导体存储系统的操作方法包括设定信号传送带宽的步骤S410、分配公共存储器件的步骤S420以及执行信号传送/接收操作的步骤S430。
[0039]在存储器控制器件310与多个存储器件320之间执行信号传送/接收操作之前，在步骤S410中设定是否激活第一通道311和第二通道312，并且设定第一通道311和第二通道312的信号传送带宽。例如，可以将第一通道311的信号传送带宽在数目上设定成η，并且可以将第二通道312的信号传送带宽在数目上设定成2η。在步骤S420中，根据通过步骤S410设定的信号传送带宽将公共存储器件323分配至相应的通道。由于将第二通道312的信号传送带宽在数目上设定成2η，因此将公共存储器件323分配至第二通道312。此后，在步骤S430中执行信号传送/接收操作，其中，存储器控制器件310经由第一通道311的η个传输线与第一存储器件321执行信号传送/接收操作，并且经由第二通道312的2η个传输线与第二存储器件322和公共存储器件323执行信号传送/接收操作。
[0040]当将第一通道311和第二通道312的信号传送带宽分别在数目上设定成η时，可以将第一存储器件321和第二存储器件322以及公共存储器件323中的一个切换成断电模式或自我刷新模式，从而可以减少功耗。
[0041]在根据本发明的一个实施例的半导体存储系统中，可以改变存储器控制器件310所包含的第一通道311和第二通道312的信号传送带宽，使得与现有的配置相比可以增加利用效率且减少功耗。
[0042]再次参见图3Α和图3Β，根据本发明的一个实施例的半导体存储系统可以将例如存储在第一存储器件321中的数据传送至第二存储器件322，这可以经由顺序数据传送/接收来实现，诸如图3Α和图3Β中所示的301,303,305以及307的顺序。
[0043]也就是说，作为数据传送/接收顺序301，存储器控制器件310经由第一通道311的η个传输线从第一存储器件321接收数据信息。作为数据传送/接收顺序303，经由第一通道311的η个传输线传送的数据信息被传送至公共存储器件323。此后，作为数据传送/接收顺序305，存储器控制器件310经由第二通道312的η个传输线接收存储在公共存储器件323中的数据信息。最后，作为数据传送/接收序列307，数据信息经由第二通道312的η个传输线传送至第二存储器件322。
[0044]如上所述，半导体存储系统可以根据存储器控制器件310的控制来执行顺序数据传送/接收，诸如301、303、305以及307的顺序。另外，可以根据存储器控制器件310的控制以不通过公共存储器件323的方式在第一通道311与第二通道312之间直接执行信号传
送/接收。
[0045]根据本发明的一个实施例的半导体存储系统使得与不同通道连接的存储器件之间的数据传送/接收操作得以实现，这意味着可以更高效且更迅速地执行数据传送/接收操作。
[0046]图5是说明根据本发明的另一个实施例的半导体存储系统的框图。
[0047]参见图5，半导体存储系统包括:存储器控制器件510、第一存储器件520和第二存储器件530、以及公共存储器件540，其中，存储器控制器件510包括激活控制单元513以及第一通道511和第二通道512。除了与激活控制单元513相关的配置之外，其它的配置如图3Α所示，因此省略其说明。
[0048]激活控制单元513控制是否激活公共存储器件540。激活控制单元513基于第一通道511和第二通道512的信号传送带宽来产生激活信号ΕΝ，并且将激活信号传送至公共存储器件540。公共存储器件540可以响应于传送的激活信号EN而被激活或被去激活。
[0049]在根据本发明的一个实施例的半导体存储系统中，当期望在第一通道511和第二通道512中的任一个中利用2η个信号传送带宽时，可以利用激活信号EN来控制公共存储器件540的激活操作。在这种情况下，激活信号EN可以经由除了共享传输线之外的传输线来传送，这意味着可以最小化共享传输线的面积。
[0050]如上所述，根据本发明的一个实施例的半导体存储系统使多个通道能够共享与公共存储器件连接的传输线，并且使与相互不同的通道连接的存储器件能够传送/接收信号。另外，由于不同的通道共享存储器件并且传送/接收信号，因此可以优化半导体存储系统的操作效率和功率。[0051]尽管出于说明性的目的对各种实施例进行了描述，但是很显然，本领域技术人员在不脱离所附权利要求限定的本发明的主旨和范围的情况下可以实施各种变化和修改。
[0052]通过以上实施例可以看出，本申请提供了以下的技术方案。
[0053]技术方案1.一种半导体系统，包括:
[0054]数据控制器件，所述数据控制器件被配置成具有多个通道；
[0055]多个数据传送/接收器件，所述多个数据传送/接收器件被配置成与所述多个通道中的每个通道连接，
[0056]其中，所述多个通道共享所述多个数据传送/接收器件中的至少一个。
[0057]技术方案2.如技术方案I所述的半导体系统，其中，所述多个数据传送/接收器件中的共享数据传送/接收器件经由公共传输线与所述多个通道连接。
[0058]技术方案3.如技术方案2所述的半导体系统，其中，所述公共传输线包括所述多个通道中的每个通道的多个传输线的一部分。
[0059]技术方案4.如技术方案I所述的半导体系统，其中，所述多个通道包括第一通道和第二通道，并且所述多个器件包括第一数据传送/接收器件和第二数据传送/接收器件。
[0060]技术方案5.如技术方案4所述的半导体系统，还包括:
[0061]所述第一传送/接收器件，所述第一传送/接收器件被配置成与所述第一通道的多个传输线的一部分连接，并且传送信号至所述数据控制器件或者接收来自所述数据控制器件的信号；
[0062]所述第二传送/接收器件，所述第二传送/接收器件被配置成与所述第二通道的多个传输线的一部分连接，并且传送信号至所述数据控制器件或者接收来自所述数据控制器件的信号；以及
[0063]公共数据传送/接收器件，所述公共数据传送/接收器件被配置成与所述第一通道和所述第二通道的其余传输线连接，并且传送信号至所述数据控制器件或者接收来自所述数据控制器件的信号。
[0064]技术方案6.如技术方案5所述的半导体系统，其中，所述第一通道的所述其余传输线和所述第二通道的所述其余传输线分别经由公共传输线彼此连接。
[0065]技术方案7.如技术方案5所述的半导体系统，其中，所述信号从所述第一通道直接传送至所述第二通道。
[0066]技术方案8.如技术方案5所述的半导体系统，其中，所述数据控制器件是存储器控制器件，并且所述多个数据传送/接收器件是多个存储器件。
[0067]技术方案9.如技术方案8所述的半导体系统，其中，所述多个存储器件中的共享存储器件经由公共传输线与所述多个通道连接。
[0068]技术方案10.如技术方案9所述的半导体系统，其中，所述公共传输线包括所述多个通道中的每个通道的多个传输线的一部分。
[0069]技术方案11.如技术方案8所述的半导体系统，其中，所述多个通道包括第一通道和第二通道，并且所述多个存储器件包括第一存储器件和第二存储器件。
[0070]技术方案12.如技术方案11所述的半导体系统，还包括:
[0071]所述第一存储器件，所述第一存储器件被配置成与所述第一通道的多个传输线的一部分连接，并且传送信号至所述存储器控制器件或者接收来自所述存储器控制器件的信号;
[0072]所述第二存储器件，所述第二存储器件被配置成与所述第二通道的多个传输线的一部分连接，并且传送信号至所述存储器控制器件或者接收来自所述存储器控制器件的信号；以及
[0073]公共存储器件，所述公共存储器件被配置成与所述第一通道和所述第二通道的其余传输线连接，并且传送信号至所述存储器控制器件或者接收来自所述存储器控制器件的信号。
[0074]技术方案13.如技术方案12所述的半导体系统，其中，所述第一通道的所述其余传输线和所述第二通道的所述其余传输线分别经由公共传输线彼此连接。
[0075]技术方案14.如技术方案12所述的半导体系统，其中，所述信号从所述第一通道直接传送至所述第二通道。
[0076]技术方案15.—种半导体存储系统的操作方法，包括以下步骤:
[0077]设定第一通道和第二通道的信号传送带宽；
[0078]根据所述设定的结果将公共存储器件分配至所述第一通道和所述第二通道；以及
[0079]允许所述存储器控制器件和包括所述公共存储器件的所述多个存储器件根据所述信号传送带宽经由所述第一通道和所述第二通道执行信号传送/接收操作。
[0080]技术方案16.如技术方案15所述的半导体存储系统的操作方法，还包括根据所述设定的结果来判定是否激活所述多个存储器件的步骤。
[0081]技术方案17.如技术方案15所述的半导体存储系统的操作方法，还包括设定是否激活所述第一通道和所述第二通道的步骤。
[0082]技术方案18.如技术方案15所述的半导体存储系统的操作方法，其中，所述公共存储器件执行将信号传送至所述第一通道和所述第二通道中的一个的操作、或者接收来自所述第一通道和所述第二通道中的一个的信号的操作。
[0083]技术方案19.一种半导体存储系统,包括:
[0084]多个存储器件，所述多个存储器件被配置成分别与多个通道连接；
[0085]公共存储器件，所述公共存储器件被配置成与所述多个通道连接，并且共享所述通道；以及
[0086]存储器控制器件，所述存储器控制器件被配置成经由所述多个通道传送信号至所述多个存储器件和所述公共存储器件、或者接收来自所述多个存储器件和所述公共存储器件的信号，并且具有用于控制是否激活所述公共存储器件的控制线。
[0087]技术方案20.如技术方案19所述的半导体存储系统，其中，所述存储器控制器件包括激活控制单元，所述激活控制单元被配置成响应于所述多个通道的信号传送带宽而经由所述控制线输出激活信号。
【权利要求】
1.一种半导体系统,包括: 数据控制器件，所述数据控制器件被配置成具有多个通道； 多个数据传送/接收器件，所述多个数据传送/接收器件被配置成与所述多个通道中的每个通道连接， 其中，所述多个通道共享所述多个数据传送/接收器件中的至少一个。
2.如权利要求1所述的半导体系统，其中，所述多个数据传送/接收器件中的共享数据传送/接收器件经由公共传输线与所述多个通道连接。
3.如权利要求2所述的半导体系统，其中，所述公共传输线包括所述多个通道中的每个通道的多个传输线的一部分。
4.如权利要求1所述的半导体系统，其中，所述多个通道包括第一通道和第二通道，并且所述多个器件包括第一数据传送/接收器件和第二数据传送/接收器件。
5.如权利要求4所述的半导体系统，还包括: 所述第一传送/接收器件，所述第一传送/接收器件被配置成与所述第一通道的多个传输线的一部分连接，并且传送信号至所述数据控制器件或者接收来自所述数据控制器件的信号； 所述第二传送/接收器件，所述第二传送/接收器件被配置成与所述第二通道的多个传输线的一部分连接，并且传送信号至所述数据控制器件或者接收来自所述数据控制器件的信号；以及 公共数据传送/接收器件，所述公共数据传送/接收器件被配置成与所述第一通道和所述第二通道的其余传输线连接，并且传送信号至所述数据控制器件或者接收来自所述数据控制器件的信号。
6.如权利要求5所述的半导体系统，其中，所述第一通道的所述其余传输线和所述第二通道的所述其余传输线分别经由公共传输线彼此连接。
7.如权利要求5所述的半导体系统，其中，所述信号从所述第一通道直接传送至所述第二通道。
8.如权利要求5所述的半导体系统，其中，所述数据控制器件是存储器控制器件，并且所述多个数据传送/接收器件是多个存储器件。
9.如权利要求8所述的半导体系统，其中，所述多个存储器件中的共享存储器件经由公共传输线与所述多个通道连接。
10.如权利要求9所述的半导体系统，其中，所述公共传输线包括所述多个通道中的每个通道的多个传输线的一部分。
【文档编号】G06F13/16GK103870410SQ201310553101
【公开日】2014年6月18日 申请日期:2013年11月8日 优先权日:2012年12月13日
【发明者】郑椿锡, 李在眞 申请人:爱思开海力士有限公司