基于8080总线的拼接屏系统及其控制方法
【专利摘要】本发明的基于8080总线的拼接屏系统，其特征在于，包括8080总线及接口、主控单元和显示模组；8080总线及接口用作为控制命令和数据传输；主控单元用于执行控制指令；显示模组通过8080总线拼接为更大的显示单元。本发明的有益效果：本发明的基于8080总线的拼接屏系统及其控制方法在系统内外共用一套8080数据总线、写控制线WR和读控制线RD，即采用了部分共享总线的连接模式。这种总线连接模式，一方面，节约了大量硬件资源，另一方面，大大提高了系统的工作效率。最终达到用户端的视频和图片在拼接屏上同步显示的功能。拼接显示模组用做视频和图像的同步显示。
【专利说明】基于8080总线的拼接屏系统及其控制方法
【技术领域】
[0001]本发明属于消费类应用电子领域，尤其涉及到拼接屏的同步驱动显示技术，特别是基于8080总线的拼接屏同步驱动显示技术。
【背景技术】
[0002]8080总线是Intel提出的8080并口协议，也被称为Intel总线。其中对8080接口的定义为:片选接口 CS、数据和指令控制接口 D6C、读数据控制接口 RD、写数据控制接口WR和并行数据接口 DB (数据位数包括:8位、9位、16位、18位)接口。由于8080接口具有无需同步时钟和同步信号的特点，控制简单方便，所以在中小尺寸LCD/0LED等显示屏上得到了广泛应用。
[0003]拼接屏是指由两个以上(含两个)的各自具有独立驱动系统的显示终端拼接成一个显示终端的显示屏。通过拼接屏技术使得显示尺寸/面积在原来尺寸的基础上得到大大提高，显示效果更加震撼，在电视墙、电子广告牌、LCD/0LED拼接技术等领域都得到了大量应用。
[0004]目前，通常的IXD和OLED显示屏的数据接口主要包括8080接口和RGB接口。在超大尺寸电视墙、电子广告牌及中大尺寸LCD等领域，拼接屏显示系统一般采用SOC或者FPGA作为系统解决方案。同时，数据接口一般都是使用RGB数据接口，但该方式需要同步时钟(PCLK)、同步控制信号(HSYNC、VSYNC、DE)和数据DB (数据位数:8位、16位、24位)。而在小尺寸LCD和OLED领域，由于作为拼接单元的小尺寸LCD和OLED的数据接口一般都是采用8080接口方式，现有的拼接屏技术不能直接套用，导致在小尺寸LCD和OLED领域拼接屏显示系统应用不多或者方案复杂。
[0005]所以基于此类接口(8080接口)方式的拼接屏显示系统成为业界新的研究课题。如何在基于8080接口的拼接屏显示系统上同步显示静态图片、动画或者视频，成为拼接屏驱动系统的技术难点。
【发明内容】
[0006]本发明的目的是为了在小尺寸IXD和OLED领域基于8080总线接口使用拼接屏技术解决诸如同步显示静态图片、动画或者视频的难题，提出了一种基于8080总线的拼接屏系统以及系统的控制方法。
[0007]本发明的技术方案为:基于8080总线的拼接屏系统，其特征在于，包括8080总线及接口、主控单元和显示模组；8080总线及接口用作为控制命令和数据传输；主控单元用于执行控制指令；显示模组通过8080总线拼接为更大的显示单元。
[0008]进一步的，所述主控单元为MCU、SOC或FPGA之一。
[0009]进一步的，所述8080接口包括片选接口 CS、数据和指令控制接口 DC、读数据控制接口、写数据控制接口和并行数据接口 DB。
[0010]进一步的，上述写数据控制接口 WR数据位数包括8位、9位、16位及18位多种。[0011]进一步的，系统显示模组之间以及显示模组与主控单元之间共用一套8080总线、写控制线WR和读控制线RD，采用部分共享总线的连接模式。
[0012]本发明的基于8080总线的拼接屏系统控制方法，其特征在于，包括以下步骤:
[0013]S1、初始化系统，设置CPU寄存器、软件系统全局变量参数；
[0014]S2、持续检测CSin的电平状态，直至检测到CSin低电平后，检测DCin的电平状态；
[0015]当DCin为低电平时控制同步DCout和同步CSout输出低电平，然后跳转至S3 ；
[0016]当DCin为高电平时控制同步DCout输出高电平并控制同步CSout输出低电平，然后跳转至S4 ；
[0017]S3、命令同步输出:检测WRin的电平状态并同步输出WRout，读取并缓存当前数据接口发送的命令，控制同步CSout输出高电平；然后按照8080控制时序，依次向屏2到屏N，发送当前缓存的命令，完成后进入S7 ;屏2和屏N是指组成系统的N块屏中的第2块和第N块；
[0018]S4、数据同步输出:控制同步DCout输出高电平，判断当前的数据发送模式是寄存器参数发送模式还是图像数据发送模式；如果是寄存器参数发送模式，进入S5 ;否则进入
56；
[0019]S5、寄存器参数发送模式:控制同步CSout输出低电平，检测WRin的电平状态并同步输出WRout，读取并缓存当前数据口上发送的寄存器参数值，然后控制同步CSout输出高电平，按照8080控制时序，依次向屏2到屏N发送当前缓存的寄存器参数值，完成后进入
57；
[0020]S6、图像数据发送模式:读取行写入数据个数，如果需要同步切换CSout，CSout则切换完成后，检测WRin的电平状态并同步输出WRout ;对行写入数据个数计数并判断是否满行，如果没满行，则返回S6循环执行；否则对帧数据进入计数并判断是否满帧；如果没满帧，则返回S6循环执行，否则进入S7 ；
[0021]S7、检测CS高电平状态:持续检测CSin的电平状态直至检测到CSin高电平后，进入S2。
[0022]本发明的有益效果:本发明的基于8080总线的拼接屏系统及其控制方法在系统内外共用一套8080数据总线、写控制线WR和读控制线RD，即采用了部分共享总线的连接模式。这种总线连接模式，一方面，节约了大量硬件资源，另一方面，大大提高了系统的工作效率。主控MCU部分负责完成对前端8080总线上的命令和数据信号的检测和跟踪，并同步驱动后端拼接屏，最终达到用户端的视频和图片在拼接屏上同步显示的功能。拼接显示模组用做视频和图像的同步显示。
【专利附图】
【附图说明】
[0023]图1为本发明的系统原理框图；
[0024]图2为本发明的方法流程图；
[0025]图3为本发明的方法的同步CS和WR信号的流程图。
【具体实施方式】[0026]下面结合附图和具体的实施例对本发明作进一步的阐述。
[0027]如图1所示，本实施例的基于8080总线的拼接屏系统，包括8080总线及接口、主控单元和显示模组；8080总线及接口用作为控制命令和数据传输；主控单元用于执行控制指令；显示模组通过8080总线拼接为更大的显示单元。所述主控单元为MCU、SOC或FPGA之一。所述8080接口包括片选接口 CS、数据和指令控制接口 DC、读数据控制接口、写数据控制接口和并行数据接口 DB。上述写数据控制接口 WR数据位数包括8位、9位、16位及18位多种。系统显示模组之间以及显示模组与主控单元之间共用一套8080总线、写控制线WR和读控制线RD，采用部分共享总线的连接模式。
[0028]如图2及图3所示，本发明的基于8080总线的拼接屏系统控制方法，包括步骤:S1、初始化系统，设置CPU寄存器、软件系统全局变量参数；S2、持续检测CSin的电平状态，直至检测到CSin低电平后，检测DCin的电平状态；当DCin为低电平时控制同步DCout和同步CSout输出低电平，然后跳转至S3 ;当DCin为高电平时控制同步DCout输出高电平并控制同步CSout输出低电平，然后跳转至S4 ;S3、命令同步输出:检测WRin的电平状态并同步输出WRout，读取并缓存当前数据接口发送的命令，控制同步CSout输出高电平；然后按照8080控制时序，依次向屏2到屏N，发送当前缓存的命令，完成后进入S7 ;屏2和屏N是指组成系统的N块屏中的第2块和第N块；S4、数据同步输出:控制同步DCout输出高电平，判断当前的数据发送模式是寄存器参数发送模式还是图像数据发送模式；如果是寄存器参数发送模式，进入S5 ;否则进入S6 ;S5、寄存器参数发送模式:控制同步CSout输出低电平，检测WRin的电平状态并同步输出WRout，读取并缓存当前数据口上发送的寄存器参数值，然后控制同步CSout输出高电平，按照8080控制时序，依次向屏2到屏N发送当前缓存的寄存器参数值，完成后进入S7 ;S6、图像数据发送模式:读取行写入数据个数，如果需要同步切换CSout，CSout则切换完成后，检测WRin的电平状态并同步输出WRout ;对行写入数据个数计数并判断是否满行，如果没满行，则返回S6循环执行；否则对帧数据进入计数并判断是否满帧；如果没满帧，则返回S6循环执行，否则进入S7 ;S7、检测CS高电平状态:持续检测CSin的电平状态直至检测到CSin高电平后，进入S2。
[0029]本发明是为了在基于8080总线的拼接屏显示系统上解决静态图片和视频信号同步显示的问题，提出了一种新型的基于8080总线的拼接屏同步驱动显示技术的方法，该方法实现了在基于8080总线的拼接屏显示系统上同步显示静态图片和视频的功能。
[0030]本系统由8080接口、主控(MCU/S0C/FPGA)和拼接显示模组三个部分构成。其中，8080接口作为整个系统的用户接口，作为命令和数据的传输通道，8080接口包括:片选接口 CS、数据和指令控制接口 DC、读数据控制接口 RD、写数据控制接口 WR和并行数据接口 DB(数据位数包括:8位、9位、16位、18位)接口。需要特别指出的是，本系统内外共用一套8080数据总线、写控制线WR和读控制线RD，即采用了部分共享总线的连接模式。这种总线连接模式，一方面，节约了大量硬件资源，另一方面，大大提高了系统的工作效率。主控MCU部分负责完成对前端8080总线上的命令和数据信号的检测和跟踪，并同步驱动后端拼接屏，最终达到用户端的视频和图片在拼接屏上同步显示的功能。拼接显示模组用做视频和图像的同步显示。
[0031]针对8080总线命令和数据的特点，本软件系统综合运用了多种信号同步处理方法，具体如下:采用端口扫描的方式，利用同步状态机，对端口信号进行动态检测和跟踪，提高端口检测的效率；采用时间轮片思想，均衡系统各部分的时间开销，提高整个系统的工作效率；在同步数据信号的过程中，对WR信号采取系统局部循环处理的方式，集中CPU处理能力，检测和跟踪WR信号，大大提高整个系统的信号同步能力。
[0032]本方法中同步CS和WR信号的软件流程图详细见图3。
[0033]在数据传输过程中，以一个WR脉冲信号为周期对数据个数进行计数；每次计数完成，都需要判断是否需要切换CS信号，以分流后续数据流向；每次计数完成，都需要判断数据个数是否达到行数据周期；每次达到行数据周期，都需要判断是否达到数据帧周期；当达到数据帧周期，立刻退出数据传输模式。
[0034]本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。
【权利要求】
1.基于8080总线的拼接屏系统，其特征在于，包括8080总线及接口、主控单元和显示模组；8080总线及接口用作为控制命令和数据传输；主控单元用于执行控制指令；显示模组通过8080总线拼接为更大的显示单元。
2.根据权利要求1所述的系统，其特征在于，所述主控单元为MCU、SOC或FPGA之一。
3.根据权利要求2所述的系统，其特征在于，所述8080接口包括片选接口CS、数据和指令控制接口 DC、读数据控制接口、写数据控制接口和并行数据接口 DB。
4.根据权利要求3所述的系统，其特征在于，所述写数据控制接口数据位数包括8位、9位、16位及18位多种。
5.根据权利要求1至4之任一项权利要求所述的系统，其特征在于，系统显示模组之间以及显示模组与主控单元之间共用一套8080总线、写控制线WR和读控制线RD，采用部分共享总线的连接模式。
6.基于8080总线的拼接屏系统控制方法，其特征在于，包括以下步骤: S1、初始化系统，设置CPU寄存器、软件系统全局变量参数； S2、持续检测CSin的电平状态，直至检测到CSin低电平后，检测DCin的电平状态； 当DCin为低电平时控制同步DCout和同步CSout输出低电平，然后跳转至S3 ； 当DCin为高电平时控制同步DCout输出高电平并控制同步CSout输出低电平，然后跳转至S4 ； S3、命令同步输出:检测WRin的电平状态并同步输出WRout，读取并缓存当前数据接口发送的命令，控制同步CSout输出高电平；然后按照8080控制时序，依次向屏2到屏N，发送当前缓存的命令，完成后进入S7 ;屏2和屏N是指组成系统的N块屏中的第2块和第N块； S4、数据同步输出:控制同步DCout输出高电平，判断当前的数据发送模式是寄存器参数发送模式还是图像数据发送模式；如果是寄存器参数发送模式，进入S5 ;否则进入S6 ； S5、寄存器参数发送模式:控制同步CSout输出低电平，检测WRin的电平状态并同步输出WRout，读取并缓存当前数据口上发送的寄存器参数值，然后控制同步CSout输出高电平，按照8080控制时序，依次向屏2到屏N发送当前缓存的寄存器参数值，完成后进入S7 ； S6、图像数据发送模式:读取行写入数据个数，如果需要同步切换CSout，CSout则切换完成后，检测WRin的电平状态并同步输出WRout ;对行写入数据个数计数并判断是否满行，如果没满行，则返回S6循环执行；否则对帧数据进入计数并判断是否满帧；如果没满帧，则返回S6循环执行，否则进入S7 ； S7、检测CS高电平状态:持续检测CSin的电平状态直至检测到CSin高电平后，进入S2。
【文档编号】G06F3/14GK103577143SQ201310583112
【公开日】2014年2月12日 申请日期:2013年11月19日 优先权日:2013年11月19日
【发明者】蒋伟, 周刚, 郎丰伟 申请人:四川虹视显示技术有限公司