一种基于fpga的dft计算模块及方法
【专利摘要】本发明公开了一种基于FPGA的DFT计算模块及方法，涉及到线性调频雷达系统中的解距离运算。包括相位计算模块1，CORDIC模块2，求和模块3，传输缓冲模块4。其中相位计算模块用于计算DFT变换核相位，CORDIC模块用于计算采样点与变换核相乘，求和模块用于采样点与DFT变换核相乘结果的累加，传输缓冲则主要利用RAM来实现时钟频率的转换，将需要频点的数据存储起来，以便后续的时钟取走。由于在实际应用中线性调频雷达需要的DFT频点数远小于时域点数，所以可以利用时分复用的方式计算DFT结果，而且存储量很小。该DFT模块用于线性调频系统的脉冲压缩处理，具有结构简单，消耗资源少，实时性强等优点。
【专利说明】—种基于FPGA的DFT计算模块及方法
【技术领域】
[0001]本发明涉及一种DFT计算模块及方法，尤其是涉及一种基于FPGA的DFT计算模块及方法。
【背景技术】
[0002]线性调频系统雷达一般采用脉冲压缩的方式，实现远距离探测和高距离分辨。而常用的脉冲压缩方法有匹配滤波和主动相关两种，主动相关即先对线性调频信号进行混频去载频去斜坡，然后转换到频域，由此实现脉冲压缩。
[0003]对于有限长时域序列，离散傅里叶变换(DFT)是一种最常见的时频转换工具，时域中的N点序列X [η]的DFT定义为
[0004]
【权利要求】
1.一种基于FPGA的DFT计算模块，其特征在于，依次连接的相位计算模块(I )、CORDIC模块(2)、求和模块(3)以及传输缓冲模块(4)。
2.根据权利要求1所述的一种基于FPGA的DFT计算模块，其特征在于，所述的相位计算模块(I)使用两个RAM和一个加法器，其中一个单端口 RAM用于保存相位增量(相位增量存储器)，一个双端口 RAM用于保存累加计算后的相位量(相位存储器)，它们均采用复用时钟源clock2。
3.根据权利要求1所述的一种基于FPGA的DFT计算模块，其特征在于，所述CORDIC模块(2)使用scaled radians的相位格式。
4.根据权利要求3所述的一种基于FPGA的DFT计算模块，其特征在于，所述CORDIC模块(2)相位输入端为相位计算模块(I)的相位值，数据输入端为采样数据，采样数据为采样时钟clockl,而输入相位使用复用后的时钟clock2。
5.根据权利要求1所述的一种基于FPGA的DFT计算模块，其特征在于，所述求和模块(3)由相加模块和双端口 RAM组成；其中相加模块中的加法器a输入端数据为CORDIC计算结果，b输入端数据为双端口 RAM读取结果，求和运算使用的是复用时钟源clock2。
6.根据权利要求5所述的一种基于FPGA的DFT计算模块，其特征在于，所述求和模块(3)中双端口 RAM的端口 B用于存入每次求和的结果，端口 A用于读取上次求和的值，存储过程使用的是复用时钟源clock2。
7.根据权利要求1所述的一种基于FPGA的DFT计算模块，其特征在于，所述传输缓冲模块(4)由一个双端口 RAM组成，A端口以复用时钟clock2存入累加结果，B端口以采样时钟clockl输出DFT结果。
8.一种基于FPGA的DFT计算方法，其特征在于，包括以下步骤: 步骤1:相位计算模块(I)在每一帧数据开始前，将128个相位增量写入相位增量存储器中，关注第i+Ι个频点数据，只需要将相应的相位增量2 π X i/N(其中N表示计算DFT的数据总量)保存在RAM中，将相位存储器中相位值清零，保证每个数据所计算相位的正确性； 步骤2:当一个采样点到来时，相位存储器地址遍历128个单元，从A端口取出相应的相位值糾》)，以便后续的CORDIC模块使用，同时使用相同的地址单元，从相位增量存储器中取出对应的相位增量，计算下个采样点的复指数序列相位值糾:》+1)，
【文档编号】G06F17/14GK103605635SQ201310624062
【公开日】2014年2月26日 申请日期:2013年11月26日 优先权日:2012年11月27日
【发明者】文必洋, 谭剑, 田茂, 田应伟, 李柯 申请人:武汉大学