基于i2c总线的多个光微处理器的程序下载装置制造方法

文档序号:6530107阅读:294来源:国知局
基于i2c总线的多个光微处理器的程序下载装置制造方法
【专利摘要】本实用新型公开了基于I2C总线的多个光微处理器的程序下载装置,主要由ARM微处理器,以及分别与ARM微处理器相连接的8通道模拟开关、显示系统、SFP插座组成,还包括接口电路,所述的接口电路分别同ARM处理器和SFP插座连接,其所述的8通道模拟开关与SFP插座相连接,在所述的SFP插座上连接有光微处理器DS4830A。本实用新型设计合理,代替传统的烧写器和JTAG仿真器,而且一次可以下载程序到多个光微处理器DS4830A中,大大减轻了生产操作人员的工作强度,优化了生产工艺,提高了生产效率。
【专利说明】基于12C总线的多个光微处理器的程序下载装置
【技术领域】
[0001]本实用新型涉及程序下载装置领域,具体的说,是基于I2C总线的多个光微处理器的程序下载装置。
【背景技术】
[0002]对传统的微处理器来说下载(升级)可执行程序一般采用程序烧写器或JTAG仿真器,在大规模生产中,使用这样装备投资大,对操作人员技术要求高。而使用美信半导体公司(MAXM)的光微控制器DS4830A的光收发模块(SFP光收发模块)由于PCBA的面积小,在设计PCB中布置JTAG仿真器的接插件是相当困难的,另外也不方便在芯片及元器件贴片前,先使用烧写器将光微处理器DS4830A进行程序的烧写或下载。
[0003]除传统的程序下载方式外,也有使用光微处理器DS4830A的自引导程序(BOOTLOADER)进行程序下载。但是一般情况下,是一台上位机配合一个下载程序的评估板下载一个光微处理器DS4830A。
[0004]采用程序烧写器或JTAG仿真器下载的方式所用设备投资大,对操作人员的技术要求高的缺点,而使用现有光微处理器DS4830A的自引导程序(BOOTLOADER)进行程序下载又存在生产效率低的缺点。
实用新型内容
[0005]本实用新型的目的在于提供基于I2C总线的多个光微处理器的程序下载装置,设计合理,代替传统的烧写器和JTAG仿真器,而且一次可以下载程序到多个光微处理器DS4830A中,大大减轻了生产操作人员的工作强度,优化了生产工艺,提高了生产效率。
[0006]本实用新型通过下述技术方案实现:基于I2C总线的多个光微处理器的程序下载装置,主要由ARM微处理器,以及分别与ARM微处理器相连接的8通道模拟开关、显示系统、SFP插座组成,还包括接口电路,所述的接口电路分别同ARM处理器和SFP插座连接,其所述的8通道模拟开关与SFP插座相连接,在所述的SFP插座上连接有光微处理器DS4830A。
[0007]其工作原理和作用:(I)将带有未下载程序的光微处理器DS4830A的SFP光收发模块插接在SFP插座上。光微处理器DS4830A的I2C接口通过SFP插座的I2C接口连接到了 ARM微处理器和接口电路的I2C总线上。(2) ARM微处理器通过控制8通道模拟开关控制光微处理器DS4830A的复位引脚(RST),将所有的光微处理器DS4830A的工作模式切换到正常状态,并将所有八个光微处理器DS4830A进入其自引导程序(BOOTLOADER)的工作状态。将光微处理器的BOOTLOADER状态存入ARM微处理器的寄存器中同时在显示系统中显示(DS4830A有两种模式:复位状态和正常状态)。(3)上位机电脑通过接口电路的I2C总线查询ARM微处理器的寄存器,当所有光微处理器处理正常状态后,上位机调入光微处理器DS4830A的可执行代码,并利用光微处理器的自引导程序(BOOTLOADER)通过I2C总线进行程序下载,当完成程序下载后,光微处理器DS4830A跳转退出BOOTLOADER进入应用程序状态。(4)跳转完成后,装置上的ARM微处理器通过8通道模拟开关进行模拟开关的控制,依次将每个光微处理器DS4830A的工作模式切换到正常状态,而其它七个的光微处理器切换到复位状态,这样检查处于正常状态的该光微处理器是否正常下载程序。依次这样操作轮询所有的光微处理器DS4830A是否正确下载程序,并用显示系统显示下载的状态。
[0008]为更好的实现本实用新型,所述的ARM微处理器通过I2C总线的SCL线和SDA线同SFP插座连接,其所述的接口电路通过I2C总线SCL线和SDA线与ARM微处理器相连接,其所述的接口电路通过I2C总线SCL线和SDA线与SFP插座相连接。
[0009]其工作原理及作用:I2C总线由用于传输数据的SDA线和用于传输时钟信号的SCL线而构成的串行总线,可发送和接收数据。可在CPU与被控IC之间、IC与IC之间进行双向传送,快速模式位速率高达400kbit/s,高速模式Hs模式位速率高达3.4Mbit/s。各种被控制电路均并联在这条总线上,但就像电话机一样只有拨通各自的号码才能工作,所以每个电路和模块都有唯一的地址,在信息的传输过程中,I2C总线上并接的每一模块电路既是主控器(或被控器),又是发送器(或接收器),这取决于它所要完成的功能。CPU发出的控制信号分为地址码和控制量两部分,地址码用来选址,即接通需要控制的电路,确定控制的种类;控制量决定该调整的类别(如对比度、亮度等)及需要调整的量。这样,各控制电路虽然挂在同一条总线上,却彼此独立,互不相关。I2C总线在传送数据过程中共有三种类型信号,它们分别是:开始信号、结束信号和应答信号。开始信号:SCL线为高电平时,SDA线由高电平向低电平跳变,开始传送数据。结束信号:SCL线为高电平时,SDA线由低电平向高电平跳变,结束传送数据。应答信号:接收数据的IC在接收到Sbit数据后,向发送数据的IC发出特定的低电平脉冲,表示已收到数据。CPU向受控单元发出一个信号后,等待受控单元发出一个应答信号,(PU接收到应答信号后,根据实际情况做出是否继续传递信号的判断。若未收到应答信号,由判断为受控单元出现故障。在使用本实用新型时,根据I2C数据传输原理利用SCL线和SDA线进行ARM微处理器、SFP插座上光微处理器DS4830A、接口电路等之间的数据传输。
[0010]为更好的实现本实用新型,所述的接口电路为LPT/I2C接口电路和USB/I2C接口电路。LPT/I2C接口电路能将LPT数据读写转化为I2C数据读写,USB/I2C接口电路能将USB数据读写转化为I2C数据读写。
[0011]为更好的实现本实用新型,所述的LPT/I2C接口电路主芯片采用能实现LPT读写转化为I2C读写的74HC245芯片,所述的USB/I2C接口电路主芯片采用能实现USB读写转化为I2C读写的CH341芯片。程序数据通过DB25连接线连接到LPT/I2C接口电路的DB25通道,然后通过74HC245芯片将打印口 LPT读写转化为I2C总线的读写。程序数据通过USB连接线连接到USB/I2C接口电路的USB 口,然后通过CH341芯片将USB读写转化为I2C总线的读写。其中打印口 LPT与USB 口是互锁的,即某一时刻只能选择使用一种通讯方式。
[0012]为更好的实现本实用新型,所述的显示系统优选采用LED显示系统。LED显示系统与LCD显示系统的功耗比大约为1:10,而且更高的刷新速率使得LED在视频方面有更好的性能表现,能提供宽达160°的视角,可以显示各种文字、数字、彩色图像及动画信息,也可以播放电视、录像、V⑶、DVD等彩色视频信号,多幅显示屏还可以进行联网播出。有机LED显示屏的单个元素反应速度是LCD液晶屏的1000倍,在强光下也可以照看不误,并且适应零下40度的低温。
[0013]为更好的实现本实用新型,所述的8通道模拟开关的主芯片采用2个ADG888。8通道模拟开关使用两个ADG888实现,由ARM微处理器控制8通道模拟开关的开关,模拟开关控制光微处理器DS4830A的复位RST引脚。由于光微处理器的复位是低电平有效,在使用时,当开关接通时,光微处理器的复位RST引脚即拉低到地,使该光微处理器DS4830A处于复位状态。如开关断开,即该光微处理器处于工作状态。
[0014]为更好的实现本实用新型,所述的ARM微处理器优选采用型号为ADUC7020的ARM7处理芯片。
[0015]ADUC7020为完全集成的I MSPS、12位数据采集系统,在单芯片内集成高性能多通道ADC、16位/32位MCU和Flash/EE存储器。ADC具有多达12路单端输入。另外还可提供4路输入与4个DAC输出引脚复用。ADC可以在单端模式或差分输入模式下工作。ADC输入电压范围为O V至VREF。低漂移带隙基准电压源、温度传感器和电压比较器完善了 ADC的外设设置。这些器件通过一个片内振荡器和锁相环(PLL)产生41.78MHz的内部高频时钟信号。该时钟信号通过一个可编程时钟分频器进行中继,在其中产生MCU内核时钟工作速率。微控制器内核为ARM7TDMI,它是一个16位/32位RISC机器,峰值性能最高可达41MIPS。片内集成有8 KB SRAM和62 KB非易失性Flash/EE存储器。ARM7TDMI内核将所有存储器和寄存器视为一个线性阵列。
[0016]为更好的实现本实用新型,所述的SFP插座个数为8个。在使用时,8个SFP插座能够同时插入8片光微处理器DS4830A, —次进行8片光微处理器DS4830A的程序下载。
[0017]为更好的实现本实用新型,在所述的接口电路上连接有上位机。上位机将光微处理器DS4830A所需要下载的程序通过接口电路进行传输。
[0018]本实用新型与现有技术相比,具有以下优点及有益效果:
[0019](I)本实用新型设计合理,代替传统的烧写器和JTAG仿真器,而且一次可以下载程序到多个光微处理器DS4830A中,大大减轻了生产操作人员的工作强度,优化了生产工艺,提闻了生广效率。
[0020](2)本实用新型能够将上位机所传输的数据进行LPT数据读写转化为I2C数据读写,将USB数据读写转化为I2C数据读写,其中打印口 LPT与USB 口是互锁的,即某一时刻只能选择使用一种通讯方式,从而达到方便快捷的同上位机之间进行连接。
[0021](3)本实用新型能同时进行多达8片光微处理器DS4830A的程序下载。
[0022](4)本实用新型所用芯片和ARM微处理器型号皆为现有成熟技术产品,在实际应用中能够达到高效稳定的工作,由于其集成化的特性,具有能耗小的优点,从而在下载程序时只需要通过接口电路供电,即可使本实用新型正常工作。
【专利附图】

【附图说明】
[0023]图1为本实用新型的原理框图。
[0024]其中:1-ARM微处理器,2-SFP插座,3-8通道模拟开关,4-显示系统、5-接口电路,6-SDA线,7-SCL线,8-上位机。
【具体实施方式】
[0025]下面结合实施例对本实用新型作进一步地详细说明,但本实用新型的实施方式不限于此。[0026]实施例:
[0027]基于I2C总线的多个光微处理器的程序下载装置,如图1所示,主要由ARM微处理器1,以及分别与ARM微处理器I相连接的8通道模拟开关3、显示系统4、SFP插座2组成,还包括接口电路5,所述的接口电路5分别同ARM处理器I和SFP插座2连接,其所述的8通道模拟开关3与SFP插座2相连接,在所述的SFP插座2上连接有光微处理器DS4830A。
[0028]其工作原理和作用:(I)将带有未下载程序的光微处理器DS4830A的SFP光收发模块插接在SFP插座上。光微处理器DS4830A的I2C接口通过SFP插座的I2C接口连接到了 ARM微处理器和接口电路的I2C总线上(2) ARM微处理器通过控制8通道模拟开关控制光微处理器DS4830A的复位引脚(RST),将所有的光微处理器DS4830A的工作模式切换到正常状态,并将所有八个光微处理器DS4830A进入其自引导程序(BOOTLOADER)的工作状态。将光微处理器的BOOTLOADER状态存入ARM微处理器的寄存器中同时在显示系统中显示(DS4830A有两种模式:复位状态和正常状态)。(3)上位机电脑通过接口电路的I2C总线查询ARM微处理器的寄存器,当所有光微处理器处理正常状态后,上位机调入光微处理器DS4830A的可执行代码,并利用光微处理器的自引导程序(BOOTLOADER)通过I2C总线进行程序下载,当完成程序下载后,光微处理器DS4830A跳转退出BOOTLOADER进入应用程序状态。(4)跳转完成后,装置上的ARM微处理器通过8通道模拟开关进行模拟开关的控制,依次将每个光微处理器DS4830A的工作模式切换到正常状态,而其它七个的光微处理器切换到复位状态,这样检查处于正常状态的该光微处理器是否正常下载程序。依次这样操作轮询所有的光微处理器DS4830A是否正确下载程序,并用显示系统显示下载的状态。为更好的实现本实用新型,如图1所示,所述的ARM微处理器I通过I2C线同SFP插座2连接,其所述的接口电路5通过I2C线分别连接于ARM微处理器I上和SFP插座2上。
[0029]为更好的实现本实用新型,如图1所示,所述的ARM微处理器I通过I2C总线的SCL线7和SDA线7同SFP插座2连接,其所述的接口电路5通过I2C总线的SCL线7和SDA线6与ARM微处理器I相连接,其所述的接口电路5通过I2C总线的SCL线7和SDA线6也与SFP插座2相连接。
[0030]其工作原理及作用:I2C总线由用于传输数据的SDA线和用于传输时钟信号的SCL线而构成的串行总线,可发送和接收数据。可在CPU与被控IC之间、IC与IC之间进行双向传送,快速模式位速率高达400kbit/s,高速模式Hs模式位速率高达3.4Mbit/s。各种被控制电路均并联在这条总线上,但就像电话机一样只有拨通各自的号码才能工作,所以每个电路和模块都有唯一的地址,在信息的传输过程中,I2C总线上并接的每一模块电路既是主控器(或被控器),又是发送器(或接收器),这取决于它所要完成的功能。CPU发出的控制信号分为地址码和控制量两部分,地址码用来选址,即接通需要控制的电路,确定控制的种类;控制量决定该调整的类别(如对比度、亮度等)及需要调整的量。这样,各控制电路虽然挂在同一条总线上,却彼此独立,互不相关。I2C总线在传送数据过程中共有三种类型信号,它们分别是:开始信号、结束信号和应答信号。开始信号:SCL线为高电平时,SDA线由高电平向低电平跳变,开始传送数据。结束信号:SCL线为高电平时,SDA线由低电平向高电平跳变,结束传送数据。应答信号:接收数据的IC在接收到Sbit数据后,向发送数据的IC发出特定的低电平脉冲,表示已收到数据。CPU向受控单元发出一个信号后,等待受控单元发出一个应答信号,(PU接收到应答信号后,根据实际情况做出是否继续传递信号的判断。若未收到应答信号,由判断为受控单元出现故障。在使用本实用新型时,根据I2C数据传输原理利用SCL线和SDA线进行ARM微处理器、SFP插座上光微处理器DS4830A、接口电路等之间的数据传输。
[0031]为更好的实现本实用新型,如图1所示,所述的接口电路5为LPT/I2C接口电路和USB/I2C接口电路。LPT/I2C接口电路能将LPT数据读写转化为I2C数据读写,USB/I2C接口电路能将USB数据读写转化为I2C数据读写。
[0032]为更好的实现本实用新型,如图1所示,所述的LPT/I2C接口电路主芯片采用能实现LPT读写转化为I2C读写的74HC245芯片,所述的USB/I2C接口电路主芯片采用能实现USB读写转化为I2C读写的CH341芯片。程序数据和供电数据通过DB25连接线连接到LPT/I2C接口电路的DB25通道,然后通过74HC245芯片将打印口 LPT读写转化为I2C总线的读写。程序数据和供电数据通过USB连接线连接到USB/I2C接口电路的USB 口,然后通过CH341芯片将USB读写转化为I2C总线的读写。其中打印口 LPT与USB 口是互锁的,即某一时刻只能选择使用一种通讯方式。
[0033]为更好的实现本实用新型,如图1所示,所述的显示系统4优选采用LED显示系统。LED显示系统与IXD显示系统的功耗比大约为1:10,而且更高的刷新速率使得LED在视频方面有更好的性能表现,能提供宽达160°的视角,可以显示各种文字、数字、彩色图像及动画信息,也可以播放电视、录像、VCD、DVD等彩色视频信号,多幅显示屏还可以进行联网播出。有机LED显示屏的单个元素反应速度是LCD液晶屏的1000倍,在强光下也可以照看不误,并且适应零下40度的低温。
[0034]为更好的实现本实用新型,如图1所示,所述的8通道模拟开关3的主芯片采用2个ADG888。8通道模拟开关使用两个ADG888实现,由ARM微处理器控制8通道模拟开关的开关,模拟开关控制光微处理器DS4830A的复位RST引脚。由于光微处理器的复位是低电平有效,在使用时,当开关接通时,光微处理器的复位RST引脚即拉低到地,使该光微处理器DS4830A处于复位状态。如开关断开,即该光微处理器处于正常状态。
[0035]为更好的实现本实用新型,如图1所示,所述的ARM微处理器I优选采用型号为ADUC7020的ARM7处理芯片。
[0036]ADUC7020为完全集成的I MSPS、12位数据采集系统,在单芯片内集成高性能多通道ADC、16位/32位MCU和Flash/EE存储器。ADC具有多达12路单端输入。另外还可提供4路输入与4个DAC输出引脚复用。ADC可以在单端模式或差分输入模式下工作。ADC输入电压范围为O V至VREF。低漂移带隙基准电压源、温度传感器和电压比较器完善了 ADC的外设设置。这些器件通过一个片内振荡器和锁相环(PLL)产生41.78MHz的内部高频时钟信号。该时钟信号通过一个可编程时钟分频器进行中继,在其中产生MCU内核时钟工作速率。微控制器内核为ARM7TDMI,它是一个16位/32位RISC机器,峰值性能最高可达41MIPS。片内集成有8 KB SRAM和62 KB非易失性Flash/EE存储器。ARM7TDMI内核将所有存储器和寄存器视为一个线性阵列。
[0037]为更好的实现本实用新型,如图1所示,所述的SFP插座(2)个数为8个。在使用时,8个SFP插座能够同时插入8个带有光微处理器DS4830A的SFP光收发模块,这样就一次可进行8片光微处理器DS4830A的程序下载。
[0038]为更好的实现本实用新型,如图1所示,在所述的接口电路(5)上连接有上位机8。上位机将光微处理器DS4830A所需要下载的程序通过接口电路进行传输。
[0039]本实用新型设计合理,代替传统的烧写器和JTAG仿真器,而且一次可以下载程序到多个光微处理器(DS4830A)中,大大减轻了生产操作人员的工作强度,优化了生产工艺,提闻了生广效率。
[0040]以上所述,仅是本实用新型的较佳实施例,并非对本实用新型做任何形式上的限制,凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化,均落入本实用新型的保护范围之内。
【权利要求】
1.基于I2C总线的多个光微处理器的程序下载装置,其特征在于:主要由ARM微处理器(1),以及分别与ARM微处理器(I)相连接的8通道模拟开关(3)、显示系统(4)、SFP插座(2 )组成;还包括接口电路(5 ),所述的接口电路(5 )分别同ARM处理器(I)和SFP插座(2 )连接,其所述的8通道模拟开关(3)与SFP插座(2)相连接,在所述的SFP插座(2)上连接有光微处理器DS4830A。
2.根据权利要求1所述的基于I2C总线的多个光微处理器的程序下载装置,其特征在于:所述的ARM微处理器(I)通过I2C总线的SCL线(7)和SDA线(6)同SFP插座(2)连接,其所述的接口电路(5)通过I2C总线的SCL线(7)和SDA线(6)与ARM微处理器(I)相连接,其所述的接口电路(5)通过I2C总线的SCL线(7)和SDA线(6)也与SFP插座(2)相连接。
3.根据权利要求1或2所述的基于I2C总线的多个光微处理器的程序下载装置,其特征在于:所述的接口电路(5)为LPT/I2C接口电路和USB/I2C接口电路。
4.根据权利要求3所述的基于I2C总线的多个光微处理器的程序下载装置,其特征在于:所述的LPT/I2C接口电路主芯片采用能实现并口 LPT读写转化为I2C总线读写的74HC245芯片,所述的USB/I2C接口电路主芯片采用能实现USB读写转化为I2C总线读写的CH341芯片。
5.根据权利要求1所述的基于I2C总线的多个光微处理器的程序下载装置,其特征在于:所述的显不系统(4)米用LED显不系统。
6.根据权利要求1所述的基于I2C总线的多个光微处理器的程序下载装置,其特征在于:所述的8通道模拟开关(3)的主芯片采用2个ADG888。
7.根据权利要求1或2所述的基于I2C总线的多个光微处理器的程序下载装置,其特征在于:所述的ARM微处理器(I)采用型号为ADUC7020的ARM7处理芯片。
8.根据权利要求1或2所述的基于I2C总线的多个光微处理器的程序下载装置,其特征在于:所述的SFP插座(2)个数为8个。
9.根据权利要求1或2所述的基于I2C总线的多个光微处理器的程序下载装置,其特征在于:在所述的接口电路(5)上连接有上位机(8)。
【文档编号】G06F9/445GK203480500SQ201320650908
【公开日】2014年3月12日 申请日期:2013年10月22日 优先权日:2013年10月22日
【发明者】潘冬 申请人:成都欧飞凌通讯技术有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1