一种射频识别读卡器芯片的制作方法
【专利摘要】本实用新型公开了一种射频识别读卡器芯片，包含：天线匹配网络；分别与天线匹配网络连接的发送信号电路及接收信号电路。天线匹配网络通过天线发送中心频率在13.56MHz的信号，并通过天线的负载耦合接收调制信号。发送信号电路包含依次连接的频率发生器、调制器；频率发生器包含依次连接的晶体振荡器、分频器；晶体振荡器外接27.12MHz的晶体；晶体振荡器产生系统时钟；分频器产生IQ采样时钟信号及IQ驱动时钟信号；IQ驱动时钟信号连接调制器。本实用新型结构简洁，信号流清晰，开发应用十分方便，切合普通民用对成本低廉、性能可靠的需求。
【专利说明】一种射频识别读卡器芯片
【技术领域】
[0001]本实用新型涉及射频识别【技术领域】，具体涉及一种射频识别读卡器芯片。
【背景技术】
[0002]射频识别技术(Radio Frequency Identification, RFID)是一种非接触式自动识别技术，利用射频信号和空间耦合传输特性，实现对被识别目标的自动识别。随着RFID在民用市场的大规模应用，对智能卡读卡器也带来了庞大的市场需求。目前市面上的RFID读卡器芯片结构复杂，成本较高，应用复杂，因此使得读卡器芯片的更大规模应用受到限制。市场上迫切需要面向民用市场的价格低廉、性能可靠的读卡器芯片。
实用新型内容
[0003]本实用新型的目的在于提供一种射频识别读卡器芯片，结构简洁，信号流清晰，开发应用十分方便，切合普通民用对成本低廉、性能可靠的需求。
[0004]为了达到上述目的，本实用新型通过以下技术方案实现:一种射频识别读卡器芯片，其特点是，包含:
[0005]天线匹配网络；
[0006]分别与天线匹配网络连接的发送信号电路及接收信号电路。
[0007]上述的天线匹配网络通过天线发送中心频率在13.56 MHz的信号，并通过天线的负载耦合接收调制信号。
[0008]上述的发送信号电路包含依次连接的频率发生器、调制器；
[0009]上述的频率发生器包含依次连接的晶体振荡器、分频器(112)；
[0010]上述的晶体振荡器外接27.12 MHz的晶体；
[0011]上述的晶体振荡器产生系统时钟；
[0012]上述的分频器产生IQ采样时钟信号及IQ驱动时钟信号；
[0013]上述的IQ驱动时钟信号输入调制器。
[0014]上述的IQ采样时钟信号及IQ驱动时钟信号的频率均为27.12 MHz0
[0015]上述的系统时钟的占空比为50%，频率为27.12 MHz0
[0016]上述的调制器为振幅键控调制器，外接输出位流，输出方波二进制启闭键控信号，频率为13.56MHz ο
[0017]上述的接收信号电路包含依次连接的解调电路、基带电路；
[0018]上述的解调电路包含IQ采样模块及分别与IQ采样模块连接的I相采样电路及Q相采样电路；
[0019]上述的IQ采样模块输入端连接IQ采样时钟信号及天线匹配网络；
[0020]上述的I相采样电路包含依次连接的I相放大器、I相模数转换器；
[0021]上述的Q相采样电路包含依次连接的Q相放大器、Q相模数转换器；
[0022]上述的基带电路包含依次连接的比较器、选择器、滤波模块及判决模块；[0023]上述的I相模数转换器及Q相模数转换器与选择器连接。
[0024]上述的I相放大器及Q相放大器为比例放大器。
[0025]上述的滤波模块的通带频率为847KHZ。
[0026]上述的判决模块将数据流转换为847KHZ的二进制码流，作为输入位流。
[0027]本实用新型一种射频识别读卡器芯片与现有技术相比具有以下优点:信号流工作于开环状态，减少了反馈回路的不稳定因素；根据协议和规格的要求来定义各个参数，对具体参数并不敏感；结构简洁，信号流清晰，开发应用十分方便?’满足IS0/IEC 14443A协议要求，结构非常简单，切合普通民用对成本低廉、性能可靠的需求。
【专利附图】
【附图说明】
[0028]图1为本实用新型一种射频识别读卡器芯片整体结构示意图。
[0029]图2为本实用新型频率发生器的整体结构示意图。
[0030]图3为系统时钟、IQ采样时钟信号及IQ驱动时钟信号的波形图。
[0031]图4为输入信号、I相采样时钟、1相暂存信号、I相最终包络信号、Q相采样时钟、Q相暂存信号及Q相最终包络信号的波形图。 【具体实施方式】
[0032]以下结合附图，通过详细说明一个较佳的具体实施例，对本实用新型做进一步阐述。
[0033]如图1所示，一种射频识别读卡器芯片，包含:天线匹配网络310 ;分别与天线匹配网络310连接的发送信号电路及接收信号电路。天线匹配网络310通过天线发送中心频率在13.56 MHz的信号，并通过天线的负载耦合接收调制信号。
[0034]如图2所示，发送信号电路包含依次连接的频率发生器110、调制器410 ;频率发生器Iio包含依次连接的晶体振荡器111、分频器112 ;晶体振荡器111外接27.12 MHz的晶体；晶体振荡器111产生系统时钟120 ;分频器112产生IQ采样时钟信号121及IQ驱动时钟信号122 ；IQ驱动时钟信号122输入调制器410。
[0035]IQ采样时钟信号121及IQ驱动时钟信号122的频率均为27.12 MHz，波形如图3所示。系统时钟120的占空比为50%，频率为27.12 MHz，波形如图3所示；并且I相时钟是同步于系统时钟的上沿131，Q相时钟是同步于系统时钟的下沿132，I相与Q相的相位差是90度。调制器410为振幅键控调制器(ASK)，外接输出位流，输出方波二进制启闭键控信号，频率为13.56MHz ο
[0036]接收信号电路包含依次连接的解调电路、基带电路；解调电路包含IQ采样模块210及分别与IQ采样模块210连接的I相采样电路及Q相采样电路；IQ采样模块210输入端连接IQ采样时钟信号121及天线匹配网络310 ；1相采样电路包含依次连接的I相放大器220、I相模数转换器230 (ADC)5Q相采样电路包含依次连接的Q相放大器221、Q相模数转换器231 (ADC);基带电路包含依次连接的比较器240、选择器241、滤波模块250及判决模块260 ；1相模数转换器230及Q相模数转换器231与选择器241连接。I相放大器220及Q相放大器221为比例放大器。滤波模块250的通带频率为847KHz，滤出之前的采样、放大过程中的高频噪声。判决模块260选择合适的时间采样点和合适的阈值，将数据流转换为847KHZ的二进制码流，作为输入位流，送入到后续的其它模块进行高层次的协议处理。[0037]如图4所示，输入的信号211，使用I相采样时钟212进行两级采样，采样获得I相暂存信号214和I相最终包络信号215 ;使用Q相采样时钟213进行两级采样，获得即Q相暂存信号216和Q相最终包络信号217。I相放大器220及Q相放大器221对I相包络信号及Q相包络信号进行比例放大。
[0038]I相模数转换器230及Q相模数转换器231分别将I相包络信号及Q相包络信号的放大值转换为数字信号。比较器240、选择器241，在启动一帧数据的收发初期，比较器240比较I相和Q相数据的峰值，选择器241选择I相与Q相的数值较大的一路送出，并且在该帧数据的收发过程中保持选择的通路不变。
[0039]具体应用:芯片外接27.12MHz晶体，在频率发生器110内，晶体振荡器111产生占空比为50%的时钟120，由分频器产生13.56MHz的两路IQ时钟信号:一路送入输出调制器410，一路送入输入IQ采样器210。用输出系统时钟信号乘以输出位流，获得的是13.56MHz的100% ASK方波信号，以足够大的驱动能力送出到芯片外，驱动天线匹配网络310。来自ASK调制的驱动信号是100%ASK方波，以13.56MHz为基频、包含丰富的高频成分；天线匹配网络310滤除高频信号，将13.56MHz附近的信号通过天线辐射到空间，与RFID智能卡天线构成耦合电感，提供RFID智能卡能量和调制信息；RFID智能卡采用负载调制的方式，通过天线耦合，读卡器芯片获得来自RFID智能卡的调制信号，波形如图4中211所示。
[0040]接收到的负载调制信号首先以IQ采样的方式进行解调。负载调制信号的包络在符合协议情况下的最小数值为5mV。来自频率发生器110的IQ采样时钟信号121进行组合，获得I相采样时钟212和Q相采样时钟213。虽然IQ采样时钟信号与IQ驱动时钟信号122是同相的，但经过路径延迟、匹配网络滤波之后，IQ采样时钟121保持与接收RF信号保持同步但相位有差别，但是对于同一个应用，在一帧数据的收发期间，相差Φ是恒定的，因此I相采样信号215和Q相采样信号217的数值是的包络信号峰值A的cos (Φ)倍和 sin(C>)倍。
[0041]这两个采样后的解调信号的数值较大者为0.707?1的峰值包络，即最小值为
3.5mV,需要经过I相放大器220和Q相放大器221放大到合适的倍数，之后再经过I相模数转换器230和Q相模数转换器231转换成多位数字信号。
[0042]考虑到采样后的解调信号中的I相与Q相的数值与相差Φ相关，极端情况下，即相差Φ为90度的倍数时，I相与Q相有一个为峰值包络、另一个为0，因此需要在一帧收发操作的早期选择I相和Q相中的数值较大者作为最终的判决数据。比较器240比较I相和Q相的大小，选择器241选择I相和Q相中数值较大者输出。
[0043]在全过程中，时钟抖动、天线匹配网络310的环境变化、采样电路的误差等因素，导致数据会出现一些误差，表现为高频噪声。选择器241输出的多位数据的采样频率为13.56MHz，信号的频率为847KHz，因此滤波模块250构造一个通带频率为847KHz的数字低通滤波，能够降低接收通道的噪声。这样在判决模块260里，找到合适的判决点，输出与847KHz时钟同步的接收信号的二进制位流。
[0044]尽管本实用新型的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本实用新型的限制。在本领域技术人员阅读了上述内容后，对于本实用新型的多种修改和替代都将是显而易见的。因此，本实用新型的保护范围应由所附的权利要求来限定。
【权利要求】
1.一种射频识别读卡器芯片，其特征在于，包含: 天线匹配网络(310)； 分别与天线匹配网络(310)连接的发送信号电路及接收信号电路。
2.如权利要求1所述的射频识别读卡器芯片，其特征在于，所述的天线匹配网络(310)通过天线发送中心频率在13.56 MHz的信号，并通过天线的负载耦合接收调制信号。
3.如权利要求1所述的射频识别读卡器芯片，其特征在于，所述的发送信号电路包含依次连接的频率发生器(110)、调制器(410)； 所述的频率发生器(110)包含依次连接的晶体振荡器(111)、分频器(112); 所述的晶体振荡器(111)外接27.12 MHz的晶体； 所述的晶体振荡器(111)产生系统时钟(120)； 所述的分频器(112)产生IQ采样时钟信号(121)及IQ驱动时钟信号(122); 所述的IQ驱动时钟信号(122)输入调制器(410)。
4.如权利要求3所述的射频识别读卡器芯片，其特征在于，所述的IQ采样时钟信号(121)及IQ驱动时钟信号(122)的频率均为27.12 MHz0
5.如权利要求3所述的射频识别读卡器芯片，其特征在于，所述的系统时钟(120)的占空比为50%，频率为27.12 MHz。
6.如权利要求3所述的射频识别读卡器芯片，其特征在于，所述的调制器(410)为振幅键控调制器，外接输出位流，输出方波二进制启闭键控信号，频率为13.56MHz。
7.如权利要求3所述的射频识别读卡器芯片，其特征在于，所述的接收信号电路包含依次连接的解调电路、基带电路； 所述的解调电路包含IQ采样模块(210)及分别与IQ采样模块(210)连接的I相采样电路及Q相采样电路； 所述的IQ采样模块(210)输入端连接IQ采样时钟信号(121)及天线匹配网络(310); 所述的I相采样电路包含依次连接的I相放大器(220)、I相模数转换器(230)； 所述的Q相采样电路包含依次连接的Q相放大器(221)、Q相模数转换器(231)； 所述的基带电路包含依次连接的比较器(240)、选择器(241)、滤波模块(250)及判决模块(260)； 所述的I相模数转换器(230 )及Q相模数转换器(231)与选择器(241)连接。
8.如权利要求7所述的射频识别读卡器芯片，其特征在于，所述的I相放大器(220)及Q相放大器(221)为比例放大器。
9.如权利要求7所述的射频识别读卡器芯片，其特征在于，所述的滤波模块(250)的通带频率为847KHz。
10.如权利要求7所述的射频识别读卡器芯片，其特征在于，所述的判决模块(260)将数据流转换为847KHz的二进制码流，作为输入位流。
【文档编号】G06K7/00GK203759710SQ201320878725
【公开日】2014年8月6日 申请日期:2013年12月30日 优先权日:2013年12月30日
【发明者】李玉峰, 马新元 申请人:聚辰半导体(上海)有限公司